-
Notifications
You must be signed in to change notification settings - Fork 0
/
Copy pathLe Central Processing Units (CPUs).html
127 lines (124 loc) · 137 KB
/
Le Central Processing Units (CPUs).html
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<!-- saved from url=(0077)http://scriptedge.altervista.org/forum/index.php?action=printpage;topic=390.0 -->
<html xmlns="http://www.w3.org/1999/xhtml"><head><meta http-equiv="Content-Type" content="text/html; charset=windows-1252">
<meta name="robots" content="noindex">
<link rel="canonical" href="http://scriptedge.altervista.org/forum/index.php?topic=390.0">
<title>Pagina di stampa - Le Central Processing Units (CPUs)</title>
<style type="text/css">
body, a
{
color: #000;
background: #fff;
}
body, td, .normaltext
{
font-family: Verdana, arial, helvetica, serif;
font-size: small;
}
h1#title
{
font-size: large;
font-weight: bold;
}
h2#linktree
{
margin: 1em 0 2.5em 0;
font-size: small;
font-weight: bold;
}
dl#posts
{
width: 90%;
margin: 0;
padding: 0;
list-style: none;
}
dt.postheader
{
border: solid #000;
border-width: 1px 0;
padding: 4px 0;
}
dd.postbody
{
margin: 1em 0 2em 2em;
}
table
{
empty-cells: show;
}
blockquote, code
{
border: 1px solid #000;
margin: 3px;
padding: 1px;
display: block;
}
code
{
font: x-small monospace;
}
blockquote
{
font-size: x-small;
}
.smalltext, .quoteheader, .codeheader
{
font-size: x-small;
}
.largetext
{
font-size: large;
}
.centertext
{
text-align: center;
}
hr
{
height: 1px;
border: 0;
color: black;
background-color: black;
}
</style>
</head>
<body>
<h1 id="title">Script Edge</h1>
<h2 id="linktree">Informatica => Informatic Edge => Topic aperto da: Johannes - Agosto 19, 2017, 11:50:32</h2>
<dl id="posts">
<dt class="postheader">
Titolo: <strong>Le Central Processing Units (CPUs)</strong><br>
Inserito da: <strong>Johannes</strong> - <strong>Agosto 19, 2017, 11:50:32</strong>
</dt>
<dd class="postbody">
<div align="center">(http://harvested.altervista.org/forum/Themes/Redstone/images/logo.png)<br><span style="font-family: Segoe UI Light;" class="bbc_font"><span style="font-size: 18pt;" class="bbc_size"><span class="bbc_u">Le Central Processing Units (CPUs)</span></span><br><br><em>Dedicato a coloro che si affacciano per la prima volta al mondo delle CPU</em></span><br><br>(https://upload.wikimedia.org/wikipedia/commons/thumb/b/b0/Intel_Pentium_III_Coppermine_die.jpg/476px-Intel_Pentium_III_Coppermine_die.jpg)<br><br><em>Un Intel Pentium III "Coppermine"</em><br><br>(https://upload.wikimedia.org/wikipedia/commons/thumb/6/6c/Intel_CPU_Core_i7_2600K_Sandy_Bridge_top.jpg/22px-Intel_CPU_Core_i7_2600K_Sandy_Bridge_top.jpg) <span style="font-size: 14pt;" class="bbc_size"><span style="font-family: Segoe UI Light;" class="bbc_font"><span class="bbc_u">Microprocessore e CPU</span></span></span> (https://upload.wikimedia.org/wikipedia/commons/thumb/6/6c/Intel_CPU_Core_i7_2600K_Sandy_Bridge_top.jpg/22px-Intel_CPU_Core_i7_2600K_Sandy_Bridge_top.jpg)<br><br><span style="font-family: segoe ui;" class="bbc_font">Il microprocessore è uno dei più importanti componenti del computer e anche di altri dispositivi tecnologici. In un certo senso può essere definito il vero “cervello” del prodotto tecnologico: il processore ha infatti il compito di eseguire un numero elevato di calcoli a grande velocità. È (anche) grazie al processore se un computer può eseguire tante funzioni diverse.<br><br>Fino a qualche anno fa il microprocessore era una delle implementazioni più comuni della Central processing unit, la CPU per l’appunto, o Unità di elaborazione centrale. Questa è composta da tre parti principali. L’unità di controllo si occupa di leggere le istruzioni dalla memoria, esegue l’istruzione e poi se occorre memorizza i risultati stessi. L’unità logico-aritmetica invece esegue per l’appunto le operazioni di tipo logico-aritmetico. Infine ci sono i registri, che sono delle memorie molto veloci a cui si può accedere più facilmente.<br><br>Oggi esistono microprocessori che assolvono tutti compiti di una CPU, e hanno al loro interno unità di controllo, unità di elaborazione fati e registri. Quindi Microprocessore e CPU, da un punto di vista teorica sono differenti ma di fatto sono diventati la stessa cosa.</span><br><br> :fix: <span style="font-size: 14pt;" class="bbc_size"><span style="font-family: Segoe UI Light;" class="bbc_font"><span class="bbc_u">Funzionamento</span></span></span> :fix:<br><br><span style="font-family: segoe ui;" class="bbc_font">Il compito primario di una CPU è di eseguire una serie di istruzioni chiamate solitamente programma. Per riuscire a fare ciò, ogni processore (e questo è rimasto immutato dagli anni '40 ad oggi) fa ricorso a due delle sue componenti fondamentali: la ALU (arithmetic logic unit, unità logica aritmetica) e la CU (control unit, unità di controllo). La prima è incaricata di svolgere le operazioni logico-matematiche che permettono di trasformare i dati in arrivo dalle periferiche di input, mentre la seconda ha il compito di controllare e coordinare le azioni necessarie per l'esecuzione delle operazioni. Il ciclo di lavoro di un processore è solitamente suddiviso in quattro fasi: acquisizione dell'informazione (fetch), decodifica (decode), esecuzione (execute) e riscrittura (writeback).<br><br>La prima fase consiste nell'andare a recuperare le informazioni necessarie allo svolgimento dell'operazione logica. Le informazioni sono salvate nella memoria e sono individuabili grazie a un indirizzo logico specificato in un apposito registro, il Program Counter.<br><br>(https://s11.postimg.org/m2zy76mar/pc8.jpg)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><em>La fase 1</em></span><br><br>Una volta che le informazioni sono state reperite, c'è la necessità di renderle “digeribili” al processore. I dati, infatti, devono essere spezzettati in unità significative per la CPU, in modo che possa portare a termine le istruzioni richieste dal programma.<br><br>(https://s11.postimg.org/ler3o8nkz/pc9.jpg)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><em>La fase 2</em></span><br><br>La terza fase è quella prettamente operativa. Dopo che i dati sono stati scomposti e resi “digeribili” alle unità logico-aritmetiche del processore, questi vengono trasformati in base alle operazioni che ogni programma invia al processore stesso.<br><br>(https://s11.postimg.org/c88t0yicj/pc10.jpg)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><em>La fase 3</em></span><br><br>Nella quarta e ultima fase, quella della riscrittura, i dati così modificati vengono riscritti in una porzione casuale di memoria e messi a disposizione del programma che ne aveva “fatto richiesta”.<br><br>Il ciclo di lavoro appena descritto determina anche la velocità del processore e ne costituisce, sostanzialmente, l'unità di misura delle performance. Maggiore sarà il numero di cicli che il processore è in grado di completare nell'unità di tempo, maggiore sarà la frequenza di lavoro (misurata in hertz). Oggi le frequenze dei processori si aggirano attorno ai 3-4 Gigahertz (Ghz) ma, per avere un’idea della potenza di calcolo complessiva, va tenuto in conto che ogni singola unità di lavoro contiene al suo interno 2 o più processori (multicore).</span><br><br>:atom: <span style="font-size: 14pt;" class="bbc_size"><span style="font-family: Segoe UI Light;" class="bbc_font"><span class="bbc_u">Parametri tecnici</span></span></span> :atom:<br><br><span style="font-family: segoe ui;" class="bbc_font">Ciascuna CPU ha dei parametri tecnici propri che ne descrivono capacità e applicazione. I più importanti sono il socket, il clock, il numero di core e thread, la presenza di velocità Turbo, la memoria di cache, il TDP, la T<sub><span style="font-variant:small-caps;">Junction</span></sub> e i set di istruzione inclusi.</span><br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Socket</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/commons/c/cd/Socket_775.png) - (https://upload.wikimedia.org/wikipedia/commons/thumb/6/64/Socket_462.jpg/250px-Socket_462.jpg)<br><br><em><span style="font-family: segoe ui;" class="bbc_font">Da sinistra a destra: LGA 775 e Socket 462, 2 tipi di socket</span></em><br><br><span style="font-family: segoe ui;" class="bbc_font">Il <em>socket</em> (o <em>zoccolo</em>) è un connettore elettrico, fissato su una scheda madre, che permette di installare il microprocessore sulla stessa che ospita il socket esclusivamente attraverso operazioni di tipo meccanico, realizzando anche il collegamento elettrico tra i due componenti e rendendo dunque facilmente collegabile/scollegabile la CPU senza nessuna operazione di saldatura/dissaldatura.<br><br>Esistono vari tipi di socket. Per quanto riguarda i microprocessori, variano a seconda della tipologia di package.<br>Visualizzando lo spoiler sarà possibile confrontare una lista di socket Intel-compatibili:</span><br><br><div style="padding: 3px; font-size: 1em;"><div style="text-transform: uppercase; border-bottom: 1px solid #5873B0; margin-bottom: 3px; font-size: 0.8em; font-weight: bold; display: block;"><span onclick="if (this.parentNode.parentNode.getElementsByTagName('div')[1].getElementsByTagName('div')[0].style.display != '') { this.parentNode.parentNode.getElementsByTagName('div')[1].getElementsByTagName('div')[0].style.display = ''; this.innerHTML = '<b>Spoiler: </b><a href=\'#\' onClick=\'return false;\'>hide</a>'; } else { this.parentNode.parentNode.getElementsByTagName('div')[1].getElementsByTagName('div')[0].style.display = 'none'; this.innerHTML = '<b>Spoiler: </b><a href=\'#\' onClick=\'return false;\'>mostra</a>'; }"><b>Spoiler: </b><a href="http://scriptedge.altervista.org/forum/index.php?action=printpage;topic=390.0#" onclick="return false;">mostra</a></span></div><div class="quotecontent"><div style="display: none;"><span style="font-family: segoe ui;" class="bbc_font"><strong>Socket 1</strong><br>Processori 486 SX/DX/OverDrive 16-100 MHz<br><br><strong>Socket 2</strong><br>Processori 486 SX/DX/OverDrive 25-120 MHz<br>Processori Intel OverDrive 63-83 MHz<br><br><strong>Socket 3</strong><br>Processori 486 SX/DX/OverDrive 25-120 MHz<br>Processori Intel OverDrive 63-83 MHz<br><br><strong>Socket 4</strong><br>Processori Pentium 60-66 MHz<br>Processori Intel OverDrive 120-133 MHz<br><br><strong>Socket 5</strong><br>Processori dal Pentium 75 MHz al Pentium 166 MHz<br>Processori dal Pentium MMX 166 MHz al Pentium MMX 233 MHz con adattatore<br>Socket 6 (Socket derivato dal Socket 3 dopo lievi modifiche)<br>Ultimi processori 486 DX4 75-120 MHz<br><br><strong>Socket 7</strong><br>Processori dal Pentium 75 MHz al Pentium 200 MHz<br>Processori dal Pentium MMX 166 MHz al Pentium MMX 233 MHz<br><br><strong>Socket 8</strong><br>Processori dal Pentium Pro 150 MHz al Pentium Pro 200 MHz<br>Primissimi processori Pentium II OverDrive 300-333 MHz<br><br><strong>Socket 370</strong><br>Processori dal Celeron 300 MHz al Celeron 533 MHz - Core Mendocino<br>Processori dal Celeron 500 MHz al Celeron 1.1 GHz - Core Coppermine-128<br>Processori dal Celeron 900 MHz al Celeron 1.4 GHz - Core Tualatin<br>Processori dal Pentium III 500 MHz al Pentium III 1.13 GHz - Core Coppermine<br>Processori dal Pentium III 1.0 GHz al Pentium III 1.33 GHz - Core Tualatin<br>Processori dal Pentium-S III 700 MHz al Pentium-S III 1.4 GHz - Core Tualatin<br><br><strong>Socket 423</strong><br>Processori dal Pentium 4 1.3 GHz al Pentium 4 2.0 GHz - Core Willamette<br>Processori dal Pentium 4 1.6 GHz al Pentium 4 ? GHz - Core Northwood con adattatore<br>Processori dal Celeron 1.7 GHz al Celeron ? GHz - Core Willamette con adattatore<br><br><strong>Socket 478</strong><br>Processori dal Pentium 4 2 GHz al Pentium 4 2,8 GHz - Core Northwood e Prescott<br>Processori dal Celeron 1,7 GHz al Celeron 2,9 GHz - Core Willamette, Northwood e Prescott<br>Processori dal Pentium 4 1,3 GHz al Pentium 4 2,8 GHz - Core Willamette, Northwood e Prescott<br>Processori dal Pentium 4 EE 3,2 GHz al Pentium 4 EE 3,4 GHz - Core Prestonia e Gallatin<br><br><strong>Socket 479</strong><br>Processori Pentium M - Core Banias e Dothan<br>Processori Celeron M - Core Banias-512 e Dothan-1024<br>Socket 603 e Socket 604 (Socket utilizzati per i processori server della famiglia Xeon. Chiamati poi Xeon DP per postazioni biprocessore e Xeon MP per postazioni multiprocessore)<br>Processori dallo Xeon 1.3 GHz allo Xeon 3.06 GHz (Basati su Pentium 4. Chiamati poi Xeon DP per differenziarli dagli Xeon MP) - Core Prestonia<br>Processori dallo Xeon MP 1.4 GHz allo Xeon MP 2.8 GHz - Core Gallatin<br>Processori dallo Xeon DP 2.8 GHz allo Xeon DP 3.6 GHz - Core Nocona<br>Processori Xeon MP (2.83 GHz- 3 GHz- 3.33 GHz) - Core Potomac<br>Processori Xeon MP (3.16 GHz- 3.66 GHz) - Core Cranfords (Sprovvisto di cache L3)<br><br><strong>Socket PAC418 e Socket PAC611</strong><br><em>(Socket utilizzati per i processori server della famiglia Itanium. Il primo supportava gli Itanium ed il secondo gli Itanium 2)</em><br>Processori Itanium 1<br>Processori Itanium 2<br><br><strong>LGA 775</strong><br><em>(Intel ha fatto un grande salto passando dal Socket 478 al Socket LGA775. L'abbreviazione LGA sta per Land Grid Array e la differenza principale riguarda i pin, non più presenti sulla CPU ma spostati sul Socket della motherboard.)</em><br>Processori dal Pentium 4 2,6 GHz al Pentium 4 3,8 GHz - Core Prescott - core Cedar Mill<br>Processori dal Celeron 2,5 GHz al Celeron 2,9 GHz - Core Prescott<br>Processore Pentium 4 EE 3.4 GHz - 3,46 GHz - 3.72 GHz - Core Gallatin - core Prescott<br>Processori Pentium D da 2.8 GHz a 3.4 GHz - Core Smithfield - Core Presler<br>Processori Pentium Extreme Edition - 3.20 GHz - 3.46 GHz - 3.72 GHz - Core Smithfield - Core Presler<br>Processori Intel Core 2 Duo(1.60 GHz - 3.33 GHz) - core Conroe - core allendale - Core Wolfdale<br>Processori Intel Core 2 Extreme (2.66 GHz - 3.20 GHz) - core Conroe - core Kentsfield - core Yorkfield<br>Processori Intel Core 2 Quad (2.33 - 3.00 GHz) - core Kentsfield - core Yorkfield<br><br><strong>Socket 771</strong><br><em>(Analogo al socket 775, anche questo nuovo socket dedicato agli Xeon di ultima generazione sarà senza i pin di contatto. Sostituisce i Socket 603 e 604.)</em><br>Processori Xeon DP serie 50xx - Core Dempsey<br>Processori Xeon DP serie 51xx - Core Woodcrest<br><br><strong>Socket M</strong><br>Processori Core 2 Duo<br>Processori Core Duo<br>Processori Pentium Dual-Core<br>Processori Core Solo<br>Processori Celeron M<br>Processori Celeron<br><br><strong>Socket P</strong><br>Processori Core 2 Duo destinati ai portatili delle piattaforma Centrino Pro Santa Rosa - Core Merom<br>Processori Core 2 Quad<br>Processori Pentium Dual-Core<br>Processori Celeron M<br><br><strong>Socket B</strong><br><em>(Nome commerciale LGA 1366.)</em><br>Processori Core i7: Bloomfield, Xeon DP Gainestown e basati su architettura Nehalem.<br><br><strong>LGA 1155</strong><br>Processori basati su architettura Sandy Bridge e Ivy Bridge<br><br><strong>LGA 1156</strong> (ex LGA 1160)<br>Processori Core i3 e Core i5 di tipo:<br>Desktop Lynnfield e Havendale, mobile Clarksfield e Auburndale, basati su architettura Nehalem in commercio dalla fine del 2008.<br><br><strong>Socket H</strong><br>Processori (mai sviluppati) basati su architettura Nehalem.<br><br><strong>Socket LS</strong><br><em>(Nome commerciale LGA 1567)</em><br>Processori Xeon MP Beckton basati su architettura Nehalem in commercio dall'inizio del 2009.<br><br><strong>Socket 1150</strong><br>Processori basati su architettura Haswell<br><br><strong>Socket 2011</strong><br>Processori basati su Sandy Bridge-E e Ivy Bridge-E<br><br><strong>LGA 1151</strong><br>Processori basati su Skylake (Kaby Lake, Coffee Lake, Cannon Lake)<br><br><strong>LGA 3647</strong><br>Processori basati su Xeon Phi<br><br><strong>LGA 2066/Socket R4</strong><br>Processori Skylake-X e Kaby Lake-X</span></div></div></div><br><span style="font-family: Segoe ui;" class="bbc_font">In modo analogo, il seguente spoiler contiene tutti i socket impiegati dalle CPU AMD:</span><br><br><div style="padding: 3px; font-size: 1em;"><div style="text-transform: uppercase; border-bottom: 1px solid #5873B0; margin-bottom: 3px; font-size: 0.8em; font-weight: bold; display: block;"><span onclick="if (this.parentNode.parentNode.getElementsByTagName('div')[1].getElementsByTagName('div')[0].style.display != '') { this.parentNode.parentNode.getElementsByTagName('div')[1].getElementsByTagName('div')[0].style.display = ''; this.innerHTML = '<b>Spoiler: </b><a href=\'#\' onClick=\'return false;\'>hide</a>'; } else { this.parentNode.parentNode.getElementsByTagName('div')[1].getElementsByTagName('div')[0].style.display = 'none'; this.innerHTML = '<b>Spoiler: </b><a href=\'#\' onClick=\'return false;\'>mostra</a>'; }"><b>Spoiler: </b><a href="http://scriptedge.altervista.org/forum/index.php?action=printpage;topic=390.0#" onclick="return false;">mostra</a></span></div><div class="quotecontent"><div style="display: none;"><span style="font-family: segoe ui;" class="bbc_font"><strong>Socket 1</strong><br>Processori Am5x86 133 con adattatore<br><br><strong>Socket 2</strong><br>Processori Am5x86 133 con adattatore<br><br><strong>Socket 3</strong><br>Processori Am46 DX4 120 MHz<br>Processori Am5x86 133<br><br><strong>Socket 5</strong><br>Processori dall'AMD K5 75 MHz al K5 166 MHz<br>Processori dall'AMD K6 166 MHz al K6 333 MHz<br>Processori dall'AMD K6-2 266 MHz al K6-2 400 MHz<br><br><strong>Socket 7</strong><br><em>(Chiamato anche Super Socket 7 per non confonderlo con la controparte Intel. Aveva la stessa pedinatura del Socket 7 ma supportava anche l'AGP e un clock maggiore.)</em><br>Processori dall'AMD K5 75 MHz al K5 200 MHz<br>Processori dall'AMD K6 166 MHz al K6 300 MHz<br>Processori dall'AMD K6-2 266 MHz al K6-II 550 MHz<br>Processori dall'AMD K6-2 plus 450 MHz al K6-II+ 550 MHz<br>Processori dall'AMD K6-III 400 MHz al K6-III 550 MHz<br>Processori dall'AMD K6-III plus 450 MHz al K6-III+ 550 MHz<br><br><strong>Socket 462</strong><br><em>(Conosciuto come Socket A. Famoso per la lunga vita. Creato nel 2000 e abbandonato definitivamente a metà 2005.)</em><br>Processori dall'Athlon Classic 650 MHz al 1,4 GHz - Core Thunderbird<br>Processori dal Duron 600 MHz al Duron 950 MHz - Core Spitfire e Morgan)<br>Processori dal Duron 900 MHz al Duron 1,8 GHz - Core Applebread<br>Processori dall'Athlon XP 1500+ all'Athlon XP 2100+ - Core Palomino<br>Processori dall'Athlon XP 1700+ all'Athlon XP 2100+ - Core Thoroughbread step A<br>Processori dall'Athlon XP 1700+ all'Athlon XP 2800+ - Core Thoroughbread step B<br>Processori dall'Athlon XP 2200+ all'Athlon XP 2700+ - Core Thorton (un Barton con cache di secondo livello dimezzata)<br>Processori dall'Athlon XP 2500+ all'Athlon XP 3200+ - Core Barton<br>Processori dal Sempron 2200+ al Sempron 3000+ - Core Thoro-B e Barton<br><br><strong>Socket 563</strong><br>Processori dall'Athlon XP-M 1900+ all'Athlon XP-M 3000+ - Core Thoro-B<br>Processori dall'Athlon XP-M (Low-Power) 1400+ all'Athlon XP-M (low-Power) 2200+ - Core Thoro-B<br><br><strong>Socket 940</strong> (Probabilmente il Socket AMD che ebbe vita più breve in ambito Desktop. Esiste ancora in ambito server per processori Opteron.)<br>Processori dall'Athlon 64 FX-51 all'Athlon 64 FX-53 - Core SledgeHammer<br>Processori Opteron -Core ClawHammer<br><br><strong>Socket 754</strong><br>Processori dall'Athlon 64 2800+ all'Athlon 64 3700+ - Core ClawHammer e NewCastle<br>Processori dal Sempron 2600+ al Sempron 3300+ - Core PAlermo<br>Processori Turion<br><br><strong>Socket 939</strong><br><em>(Per il Socket 939, il successore del 940, ci sono quattro differenti versioni di CPU.)</em><br>Processori dall'Athlon 64 3000+ all'Athlon 64 4000+ - Core ClawHammer, NewCastle, Winchester e Venice<br>Processori dall'Athlon 64 FX-53 all'Athlon 64 FX-60 - Core ClawHammer, San Diego<br>Processori Athlon 64 X2<br><br><strong>Socket AM2</strong><br>Processori Athlon 64 X2, con supporto per memorie DDR2<br><br><strong>Socket AM2+</strong><br>Processori Phenom, Quad/Triple/Dual Core<br><br><strong>Socket AM3</strong><br>Processori Phenom II Quad/Triple/Dual Core, con supporto per memorie DDR3<br><br><strong>Socket FM1</strong><br>APU Llano Quad/Triple/Dual Core, con supporto per memorie DDR3<br><br><strong>Socket FS1</strong><br>AMD Llano Processors<br><br><strong>Socket AM3+</strong><br>FX Vishera, FX Zambezi, Phenom II, Athlon II e Sempron<br><br><strong>Socket FM2</strong><br>APU Trinity Quad/Dual Core<br><br><strong>Socket FM2+</strong><br>APU Kaveri and Godavari<br><br><strong>Socket L1</strong><br><em>(Chiamato anche Socket F o Socket 1207 per ricordare il numero di contatti, sarà il primo socket AMD ad adottare la tecnologia LGA, ovvero con i pin di contatto direttamente sul socket.)</em><br>Viene utilizzato nei processori server Opteron X2 con controller di memoria DDR2.<br><br><strong>Socket AM1</strong><br>Precedentemente chiamato FS1b, comprende una classe di CPU che contengono sia una GPU e sia un chipset integrato, formando una completa implementazione SoC.<br><br><strong>Socket AM4</strong><br>Processori basati Ryzen 7, Ryzen 5 e Ryzen 3<br><br><strong>Socket SP3</strong><br>Processori basati EPYC<br><br><strong>Socket TR4</strong><br>Processori basati EPYC e Ryzen Threadripper</span></div></div></div><br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Velocità di clock</strong></span></span> :atom:<br><br><span style="font-family: segoe ui;" class="bbc_font">Nel pratico, la velocità di calcolo di una CPU è uno dei principali fattori che determinano la velocità di esecuzione di un programma; più la frequenza è elevata, più la CPU sarà potente, ma anche esoso il consumo di energia. La velocità di clock si misura (considerando le CPU moderne) in GHz, unità di misura multipla dei MHz, usati precedentemente.<br><br>Scendendo nel dettaglio, la velocità o frequenza di clock è il numero di commutazioni tra i due livelli logici "0" e "1" che circuiti all'interno di un'unità di calcolo o di un microprocessore sono in grado di eseguire nell'unità di tempo di un secondo, ed è espressa in cicli al secondo, o hertz, e suoi multipli; normalmente per eseguire un'istruzione o una semplice somma sono necessari più cicli di clock.<br><br>Per cui maggiore è la frequenza, più sono le operazioni che possono essere eseguite nello stesso lasso di tempo. Per aumentare le prestazioni di una CPU quindi è possibile agire sul clock. Visto che tale valore è limitato dal circuito logico più lento, è facile che alcuni circuiti molto complessi causino "colli di bottiglia" con conseguente riduzione delle prestazioni generali. Per ovviare a questo problema è possibile ridurre la lunghezza massima dei circuiti logici spezzando in più parti quelli di lunghezza eccessiva. Le operazioni quindi non sarebbero più completate in un solo ciclo di clock.<br><br>E' proprio per questo che la velocità di clock spesso <strong><span class="bbc_u">non</span></strong> è unico indice delle prestazioni di una CPU; per fare un buon microprocessore è necessario considerare anche il numero di core/thread, la memoria di cache (pronuncia <em>cash</em>) e il TDP.</span><br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Intel Turbo Boost e AMD Turbo Core</strong></span></span> :atom:<br><br><span style="font-family: segoe ui;" class="bbc_font">Lo scopo di queste tecnologie è quello di operare un certo overclock automatico del processore nei casi in cui uno dei core risulti sottoutilizzato. Se un'applicazione non è stata progettata per sfruttare adeguatamente tutti i core presenti nel processore, si avrebbe una situazione in cui un core risulterebbe a pieno carico, mentre gli altri rimarrebbero pressoché inutilizzati. È chiaro che tale funzionamento sarebbe altamente inefficiente dal punto di vista delle prestazioni; grazie alle tecnologie Turbo Boost e Turbo Core, quando il sistema rileva una situazione come quella sopra descritta, opera un leggero overclock del processore in modo che il core saturo funzioni a clock maggiore offrendo di conseguenza migliori prestazioni. Questo aumento di clock farebbe normalmente aumentare il consumo del processore che però, data la contemporanea inattività dei core restanti rimarrebbe comunque all'interno delle specifiche previste in fase di progetto.<br><br>Le prime CPU a supportare queste caratteristiche furono le Intel della linea <em>Core</em>, a partire dal 2008.</span><br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Numero di core</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/commons/thumb/6/66/AMD_Phenom_die_equalized.png/476px-AMD_Phenom_die_equalized.png)<br><br><span style="font-family: segoe ui;" class="bbc_font"><em>Die shrink di un AMD Phenom Quad-Core; si noti la struttura a 4 nuclei di processazione logica</em><br><br>Una CPU multi-core è una CPU composta da 2 o più core, ovvero da più nuclei di processazione "fisica" montati sullo stesso <em>package</em>, o <em>die shrink</em>.<br><br>Il termine multi-core è generico e, sebbene adatto a descrivere CPU a 2 soli core o più core, viene spesso sostituito con altri termini specifici della soluzione adottata dalla CPU, quali <em>dual core</em>, <em>triple core</em>, <em>quad core</em>, <em>hexa core</em>, o <em>octa core</em> (rispettivamente 2, 3, 4, 6, 8 core). Questo tipo di architettura consente di aumentare la potenza di calcolo di una CPU rispetto alla <em>single core</em> senza aumentare la frequenza di clock a tutto vantaggio del calore dissipato (che diminuisce rispetto al caso di più processori separati) così come l'energia assorbita.<br><br>I primi esemplari di CPU multi core vennero presentati da IBM con il suo PowerPC nel 2003, ma solo nel 2005 uscirono prodotti per il mercato consumer, con AMD e gli Athlon 64 X2 prima e Intel e i Pentium D dopo, usciti entrambi nel 2005 a distanza di mesi tra l'uno e l'altro. Successivamente, grazie alle linee AMD Phenom e Intel Core 2 (Quad ed Extreme), si raggiunsero anche i 4 core fino ad arrivare agli Intel Xeon per server, con ben 32 core.<br><br><strong>NB.</strong> Tra le ultime implementazioni multi-core rientrano gli <em>octa core</em>, progettati per far lavorare quattro core per volta a seconda del carico di operazioni, e gli <em>hexa core</em>, che sfruttano invece tutti e 6 i core contemporaneamente.</span><br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Numero di thread</strong></span></span> :atom:<br><br><span style="font-family: segoe ui;" class="bbc_font">Il multithreading è la capacità di una CPU di eseguire più <em>thread</em>, o operazioni di calcolo parallelo per core. Questa tecnologia migliora le prestazioni dei programmi solamente quando questi sono stati sviluppati per suddividere il carico di lavoro su più thread apparentemente eseguibili in parallelo. Mentre i sistemi multiprocessore sono dotati di più unità di calcolo indipendenti per le quali l'esecuzione è effettivamente parallela, un sistema multithread è dotato di una singola unità di calcolo che si cerca di utilizzare al meglio eseguendo più thread contemporaneamente. Le due tecniche sono complementari: a volte i sistemi multiprocessore implementano anche il multithreading per migliorare le prestazioni complessive del sistema.<br><br>Questa tecnologia venne inizialmente integrata in alcune CPU della serie Intel Pentium 4 (distinguibili per la sigla "HT"), nativamente single.-core. La replicazione solo di alcune unità di elaborazione non poteva ovviamente competere, come prestazioni, con un processore dual core vero e proprio, dove cioè l'intero core veniva duplicato.</span><br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Memoria di cache</strong></span></span> :atom:<br><br><span style="font-family: segoe ui;" class="bbc_font">La memoria cache (pronuncia "<em>cash</em>") è una memoria veloce, relativamente piccola, invisibile al software, cioè completamente gestita dall'hardware, che memorizza i dati e i comandi della memoria principale più recentemente usati dalla CPU per svolgere i propri calcoli. La funzione della memoria cache è di velocizzare gli accessi alla memoria principale aumentando le prestazioni del sistema e permettendo nei sistemi multiprocessori con memoria condivisa di ridurre il traffico del bus di sistema e della memoria principale; in tal modo si migliora l'efficienza del sistema complessivo. La memoria cache fa uso della tecnologia veloce SRAM, più veloce della DRAM usata dalla memoria principale, e direttamente connessa al processore.<br><br>La memoria di cache è suddivisa in livelli, chiamati L1, L2, L3 e, occasionalmente, L4, e differiscono per la loro velocità rispetto a quella del bus della scheda madre (FSB) e le loro dimensioni. Più il livello è elevato maggiori saranno le dimensioni della memoria, a discapito della velocità. Per cui, in genere, le cache L1 e L2 hanno dimensioni tra i 64 e i 512 KB, mentre le L3 possono raggiungere valori superiori ai 64 MB nelle attuali CPU dedicate al settore server.</span><br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>V<sub><span style="font-variant:small-caps;">Core</span></sub></strong></span></span> :atom:<br><br><span style="font-family: segoe ui;" class="bbc_font">La tensione di un microprocessore (V<sub><span style="font-variant:small-caps;">Core</span></sub>) è il fabbisogno energetico di una CPU, una GPU o un qualunque altro microprocessore all'interno di un circuito elettrico. La potenza sfruttata da una CPU, e quindi la quantità di calore dissipato, è dato da questo valore. Nelle CPU moderne la corrente è quasi proporzionale alla velocità di clock.</span><br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>T<sub><span style="font-variant:small-caps;">Junction</span></sub> e T<sub><span style="font-variant:small-caps;">Case</span></sub></strong></span></span> :atom:<br><br><span style="font-family: segoe ui;" class="bbc_font">Questi due valori sono molto importanti non solo per la CPU ma anche per la scheda madre, in quanto caratterizza la temperatura raggiunta dai core del processore al punto di contatto con la pasta termica e dunque il dissipatore.<br><br>La T<span style="font-variant:small-caps;"><sub>Case</sub></span> è un insieme di misurazioni della temperatura tramite una termocoppia embedded al centro del diffusore di calore. La misurazione iniziale viene eseguita in fabbrica per poi essere inserita in °C tra le specifiche del prodotto alla vendita. Una volta montata la CPU, il BIOS controlla la T<sub><span style="font-variant:small-caps;">Case</span></sub> in base alle necessità istantanee grazie a un diodo fondamentale montato tra i core del <em>die shrink</em>. Il termine viene quasi esclusivamente adoperato per il settore Desktop, Workstation e Server.<br><br>La T<sub><span style="font-variant:small-caps;">Junction</span></sub> è un sinonimo di temperatura dei core che viene calcolata in base all'output del Digital Thermal Sensor (DTS) e utilizzato in ambito portatile. Una volta raggiunta la T<sub><span style="font-variant:small-caps;">Junction</span></sub> la CPU provvede ad abbassare automaticamente la velocità di clock e con essa le temperature dei core, evitando danneggiamenti al sistema.</span><br><br>(https://s11.postimg.org/3wdk6meeb/yonah_thermal.gif)<br><br><span style="font-family: segoe ui;" class="bbc_font"><em>Il Digital Thermal Sensor di un Intel Yonah</em></span><br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>TDP</strong></span></span> :atom:<br><br><span style="font-family: segoe ui;" class="bbc_font">Il <em>Thermal Design Power</em> (TDP, denominato anche <em>Thermal Design Point</em>) indica la quantità di calore dissipato dal processore attraverso il proprio sistema di raffreddamento per mantenere la temperatura dell'apparato entro una soglia limite. La sua unità di misura è il watt (W).<br><br>Per esempio, il sistema di raffreddamento di un processore per computer portatili può essere progettato per un TDP di 20 W, il che significa che può dissipare (tramite un sistema di raffreddamento attivo, come una ventola) 20 Joule di calore al secondo, senza eccedere la temperatura di giunzione precedentemente descritta del chip.<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Set di istruzioni</strong></span></span> :atom:<br><br>Un <em>set di istruzioni</em> (<em>instruction set</em>) descrive l'insieme degli aspetti dell'architettura di una CPU sfruttabili dal programmatore e quindi le istruzioni base che il processore può compiere e che costituiscono dunque il suo linguaggio macchina, a partire dal quale vengono scritti i relativi programmi nei vari linguaggi di programmazione a più alto livello di astrazione (da Assembly fino a Python).<br><br>Di seguito sono riportati tutti i set d'istruzioni principali in ordine di rilascio.</span><br><br>(https://upload.wikimedia.org/wikipedia/commons/thumb/c/c3/KL_Intel_80387.jpg/250px-KL_Intel_80387.jpg)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><em>l'Intel 80387</em><br><br>L'<strong>x87</strong> è un subset di istruzioni matematiche della famiglia di processori Intel x86. È chiamata così perché inizialmente queste istruzioni erano processate da un chip esterno, l'<em>Intel 8087</em>.<br>Come altre estensioni del set di istruzioni basilare del processore, queste istruzioni non sono strettamente necessarie ai programmi per funzionare. Invece, esse provvedono al supporto hardware per i calcoli matematici più usati, permettendo a questi compiti di essere svolti in poche istruzioni. Ad esempio, il set di istruzioni x87 include istruzioni per calcolare il seno e il coseno di un valore. I compilatori moderni, incluso il GNU Compiler Collection GCC, usano questo set di istruzioni espanso per rendere il codice più veloce, grazie alla sua ottimizzazione.<br><br>L'<strong>MMX</strong> è un set d'istruzioni creato da Intel e introdotto per la prima volta con il <em>Pentium MMX</em>,costituito da una architettura precedente alla quale venne aggiunta la nuova unità operante tramite un cambio di contesto del processore rendendola inutilizzabile in contemporanea con le istruzioni in virgola mobile. Per massimizzare le prestazioni i programmatori decisero di utilizzare il processore in uno solo dei due modi possibili, isolando le parti MMX che venivano eseguite in modo esclusivo in modo da evitare il più possibile i lenti cambi di contesto. Inoltre l'impossibilità delle MMX di maneggiare dati non interi rendeva la CPU scarsamente efficiente nel rendering della grafica.<br><br>Il <strong>3DNow!</strong> è un set d'istruzioni creato da AMD e impiegato a partire dal K6-2 del 1998, volto a migliorare le prestazioni nel calcolo vettoriale richiesto da molte applicazioni grafiche. Inizialmente era un mero miglioramento dell'MMX di Intel con l'aggiunta del calcolo in virgola mobile oltre a quello intero. Intel avrebbe in seguito introdotto un set molto simile, ma incompatibile, chiamato SSE, col Pentium III. AMD migliorò questo set di istruzioni nel tempo attraverso l'Enhanced 3DNow! prima e il 3DNow! Professional dopo, prima di abbandonarlo nel 2010. A differenza delle MMX e delle SSE il 3DNow! può addizionare e moltiplicare due numeri sullo stesso registro, ma può memorizzare solo due numeri in un registro, a confronto dei quattro dell'SSE, pur essendo più rapidi nell'esecuzione.<br><br>L'<strong>SSE</strong> (abbr. <em>Streaming SIMD Extensions</em>) è un instruction set progettato dalla Intel nel 1999 e utilizzato nel suo processore Pentium III come risposta al 3DNow! prodotto da AMD, presente sul mercato da circa un anno. Era originariamente conosciuto con la sigla KNI, da Katmai New Instructions (Katmai era il nome in codice del primo Pentium III). Durante il progetto Katmai Intel cercava di distinguerlo dalla sua precedente linea di prodotti, in particolare il Pentium II. AMD aggiunse successivamente il supporto per le istruzioni SSE nell'Athlon XP. SSE aggiunge otto nuovi registri alle precedenti MMX, capaci di raggruppare quattro numeri a virgola mobile a 32 bit. Poiché SSE aggiunge il supporto per la virgola mobile, fu molto più utilizzato di MMX dato che tutte le schede video gestiscono internamente i calcoli sui numeri interi. L'intero set era costituito da 70 istruzioni. Con l'introduzione di SSE2 anche gli interi possono essere utilizzati con i nuovi registri XMM, rendendo l'MMX ridondante.</span><br><br>(https://upload.wikimedia.org/wikipedia/commons/thumb/4/40/Intel_microprocessor_Pentium_4_HT_651_3.4_GHz_-_SL9KE-3367.jpg/250px-Intel_microprocessor_Pentium_4_HT_651_3.4_GHz_-_SL9KE-3367.jpg?uselang=it)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><em>Un Intel Pentium 4 HT, una delle prime CPU ad avere l'SSE2</em><br><br>L'<strong>SSE2</strong> è un instruction set sviluppato dalla Intel Corporation allo scopo di estendere la precedente versione SSE e soppiantare definitivamente le istruzioni MMX. I primi processori ad implementare le istruzioni SSE2 furono i Pentium 4 con core Willamette nel 2000. L'intero set SSE2 (costituito da 144 istruzioni) aggiunge il supporto per il calcolo in virgola mobile a doppia precisione (a differenza dell'SSE, a singola precisione) a 64 bit, e per i 64, 32, 16 e 8 bit le operazioni con numeri interi sugli 8 registri 128-bit XMM già introdotti con il set SSE. L'aggiunta di operazioni SIMD su interi a 128 bit consente ai programmatori di evitare completamente l'utilizzo degli otto registri a 64 bit delle MMX. In questo modo è possibile eseguire operazioni SIMD sia su valori interi che su numeri in virgola mobile senza la perdita di tempo necessaria precedentemente per passare dal "mode" MMX a quello SSE. Altre istruzioni del set SSE2 consentono di effettuare un controllo della cache per limitare l'occupazione di questa memoria con dati inutili quando vengono elaborate grandi quantità di dati.<br><br>L'<strong>SSE3</strong> (conosciuto anche con il nome di <em>Prescott New Instructions</em> o <em>PNI</em>) è un instruction set sviluppato da Intel e introdotto agli inizi del 2004 con i Pentium 4 basati sul core <em>Prescott</em>, mentre AMD lo implementò nell'Athlon 64 solo nell'aprile 2005. Il set SSE3 originale aggiungeva 13 nuove istruzioni rispetto al predecessore SSE2; la più rivoluzionaria di queste istruzioni consente di lavorare orizzontalmente in un registro in contrapposizione con quanto avveniva precedentemente in cui era possibile solo verticalmente. Più precisamente, sono state aggiunte le istruzioni per sommare e sottrarre i molteplici valori memorizzati in un singolo registro. Tali istruzioni semplificano l'implementazione di un gran numero di operazioni DSP e 3D. È inoltre presente una nuova istruzione per convertire i numeri a virgola mobile in interi senza interferire con il normale flusso dell'elaborazione della CPU, quindi senza creare stalli nella pipeline.<br><br>L'<strong>SSSE3</strong> (abbr. <em>Supplemental Streaming Simd Extension 3</em>) è il nome che Intel ha dato al quarto set di istruzioni SSE, contraddistinto da una "S" aggiuntiva anziché una numerazione differente perché considerato una mera revisione del SSE3. È conosciuto anche con i nomi in codice <em>Tejas New Instruction</em> (TNI) o <em>Merom New Instruction</em> (MNI). Introdotto nella Intel Core Microarchitecture, SSSE3 contiene 16 nuove istruzioni in più rispetto alla versione precedente ciascuna in grado di funzionare su registri 64-bit MMX o 128-bit MMX.<br><br>L'<strong>SSE4</strong> è un set d'istruzioni annunciato da Intel a settembre 2006 e arrivato sul mercato a fine 2007 con i primi processori a 45 nm della serie Core 2 Duo. Come i set predecessori, anche con SSE4 è possibile ripetere la stessa operazione con più di un elemento di dati, al posto di richiedere che ogni istruzione sia direttamente legata ad un elemento dati, permettendo di ottenere un generale incremento della velocità di elaborazione con applicazioni di tipo multimediale. L'intero set prevede 54 nuove istruzioni, ma Intel ha scelto di inaugurare il proprio supporto a tali istruzioni integrandone solo 47, e indicandole come <strong>SSE4.1</strong> (dove .1 indica la prima versione, infatti l'implementazione definitiva <strong>SSE4.2</strong> arrivò solo nel 2008). Fra le 47 nuove istruzioni numerose sono coinvolte nell'ottimizzazione delle scene 2D e 3D. Appare chiaro quindi che uno degli ambiti di utilizzo che è in grado di trarre maggior beneficio da questo nuovo set d'istruzioni è quello del gaming, assieme a tutti quelli che richiedono un uso massiccio dei calcoli in virgola mobile. <br><br>L'<strong>AES-NI</strong> è un set d'istruzioni annunciato da Intel nel corso del 2008 e arrivato sul mercato tra la fine del 2009 e l'inizio del 2010 con i primi processori basati sull'architettura <em>Westmere</em>. Il nuovo set di 6 istruzioni consente di triplicare le prestazioni di elaborazione relative a cifratura e decifrazione AES, utilizzata fin dal 2006 sui supporti Blu-ray Disc e HD DVD come sistema di protezione contro le copie abusive.<br><br>La <strong>CLMUL</strong> (abbr. <strong>Carry-less Multiplication</strong>) è un'estensione del set d'istruzioni x86, annunciata dalla Intel nel marzo del 2008 e disponibile a partire dalle CPU basate sull'architettura <em>Westmere</em>. Queste istruzioni permettono di migliorare la velocità di esecuzione di applicazioni facenti uso di cifratura a blocchi.<br><br></span>(https://upload.wikimedia.org/wikipedia/commons/thumb/6/6c/Intel_CPU_Core_i7_2600K_Sandy_Bridge_top.jpg/250px-Intel_CPU_Core_i7_2600K_Sandy_Bridge_top.jpg)<span style="font-family: segoe ui;" class="bbc_font"><br><br><em>Un Intel Core i7-2600K, una delle prime CPU ad avere l'AVX</em><br><br>L'<strong>AVX</strong> (abbr. <em>Advanced Vector Extension</em>) è un set di istruzioni sviluppato da Intel e integrato per la prima volta nelle CPU basate sull'architettura Sandy Bridge di 2° generazione. L'AVX prevede l'introduzione di vettori a 256 bit capaci di ottenere un raddoppio dei calcoli in virgola mobile e migliorare l'organizzazione dei dati, rendendola più efficiente; le istruzioni a 128 bit vengono comunque eseguite sfruttando la metà inferiore dei nuovi registri.<br><br>L'<strong>FMA</strong> è un set d'istruzioni utile a eseguire operazioni di <em>aggiunta moltiplicata</em> (FMA). Ne esistono 2 varianti, l'<strong>FMA4</strong> (incluso nelle CPU AMD dall'architettura Bulldozer e realizzato nell'hardware prima dell'FMA3) e l'<strong>FMA3</strong> (incluso nelle CPU AMD dall'architettura <em>Piledriver</em> e in quelle Intel dagli <em>Haswell</em> e <em>Broadwell</em>, introdotte nel 2014).<br><br>L'<strong>F16C</strong> è un set d'istruzioni capace di convertire dati in mezza precisione con altri in formato standard IEEE a singola precisione con virgola mobile.<br><br>I <strong>Bit Manipulation Instructions Sets</strong> (BMI sets) sono estensioni del set d'istruzioni x86 incluso nei microprocessor prodotti da Intele AMD. L'obiettivo di questi set d'istruzioni è quello di migliorare la velocità di gestione dei bit. Tutte le istruzioni di questi set operano solo in registri generici. Ci sono 2 set pubblicati da Intel: <strong>BMI</strong> (chimato anche <strong>BMI1</strong>) e <strong>BMI2</strong>; essi vennero entrambi presentati con la microarchitettura Haswell. Altri 2 set vennero pubblicati da AMD: <strong>ABM</strong> (<em>Advanced Bit Manipulation</em>, un subset d'istruzioni dell'<strong>SSE4a</strong> implementato da Intel con l'<strong>SSE4.2</strong> e il <strong>BMI1</strong>) e il <strong>TBM</strong> (<em>Trailing Bit Manipulation</em>, un'estensione introdotta con le CPU Piledriver come estensione della BMI1, ma successivamente abbandonata nelle <strong>Zen</strong>).<br><br>Le <strong>Intel SHA Extensions</strong> sono delle estensioni del set d'istruzioni x86 che apportano accelerazione hardware alla famiglia <em>Secure Hash Algorithm</em> (<strong>SHA</strong>). Introdotte per la prima volta con la microarchitettura Goldmont.</span><br><br><span style="font-family: segoe ui;" class="bbc_font"><em> :book6: A cura di Proton (http://harvested.altervista.org/forum/index.php?action=profile;u=1) :book6:<br><br> :heart: Il microprocessore in copertina è un omaggio alla serie a cui appartiene il mio Sony Vaio PCG-R600HEK, :heart:<br>ancora operativo dopo 18 anni di onorato servizio</em></span><br><br><strong><span style="font-family: segoe ui;" class="bbc_font">Enjoy :comet:</span></strong><br>(http://harvested.altervista.org/forum/Themes/Redstone/images/logo.png)<br>Per domande postate in Shoutbox ;)</div>
</dd>
<dt class="postheader">
Titolo: <strong>Lista delle CPU Intel (settori Desktop e Mobile, alcuni Server)</strong><br>
Inserito da: <strong>Johannes</strong> - <strong>Agosto 24, 2017, 21:35:35</strong>
</dt>
<dd class="postbody">
<div align="center">(http://harvested.altervista.org/forum/Themes/Redstone/images/logo.png)<br><br>(https://upload.wikimedia.org/wikipedia/commons/thumb/c/c9/Intel-logo.svg/350px-Intel-logo.svg.png)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>P5</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/en/thumb/d/d2/Intel_Pentium_MMX_Processor_Logo.svg/200px-Intel_Pentium_MMX_Processor_Logo.svg.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">Il <strong>Pentium</strong> (nome in codice <strong>P5</strong>) è un microprocessore Intel con architettura x86 di quinta generazione che arrivò sul mercato il 22 marzo 1993, come successore dell'Intel 80486. Così come era già avvenuto in passato, Intel inizialmente pensava di continuare la numerazione progressiva indicando questo processore come Intel 80586, o i586, ma siccome i numeri non possono essere registrati come trademark, nel 1992 Intel affidò ad una società specializzata, la Lexicon Branding, il compito di coniare un nuovo nome per il processore di quinta generazione. Volendo rimarcare anche nel nome la generazione del processore, questo divenne efficacemente "Pentium" (dato che il prefisso pent, in greco, significa proprio cinque).<br><br>Il Pentium originale era un microprocessore superscalare che eseguiva le istruzioni in ordine attraverso una pipeline dati. Inizialmente fu prodotto con la tecnologia a 0,8 µm (micrometri), ovvero 800 nm, integrando 3,1 milioni di transistor. In seguito cominciò la produzione del <strong>P54</strong>, un adattamento del P5 alla tecnologia a 0,6 µm, che era predisposto a lavorare in coppia ed aveva una velocità di clock superiore a quella del Front Side Bus (è molto più difficile aumentare la velocità di quest'ultimo). Il P54 fu sostituito a sua volta dal <strong>P54C</strong>, prodotto con tecnologia a 0,35 µm - una tecnologia CMOS, a differenza della tecnologia CMOS bipolare usata nei primi Pentium.<br><br>In seguito fu diffuso il <strong>P55C</strong>, o <strong>Pentium MMX</strong>, che riprendeva il core P5 e il processo di produzione a 0,35 µm, e che inoltre includeva l'instruction set MMX, costituito da 57 nuove istruzioni, che permettevano maggiori prestazioni nel trattamento dei dati multimediali. Il software doveva però essere ottimizzato per poter sfruttare queste istruzioni, e il miglioramento prestazionale del P55C fu dovuto in gran parte al raddoppiamento della memoria Cache, da 16 a 32 KB.</span><br><br>(https://s3.postimg.org/cf9g11a1b/P5-1.png) (http://postimg.org/image/cf9g11a1b/) - (https://s3.postimg.org/6sd33k7in/P5-2.png) (http://postimg.org/image/6sd33k7in/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>P6</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/de/thumb/a/a6/Pentiumpro-logo-o.svg/200px-Pentiumpro-logo-o.svg.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'architettura <strong>P6</strong> è stata una pietra miliare nella storia della Intel. Si trattava di un'architettura x86 di sesta generazione, derivata dalla P5, che nelle intenzioni iniziali doveva essere alla base di una CPU che avrebbe sostituito il Pentium. In realtà questo non avvenne mai e il <strong>Pentium Pro</strong>, rilasciato il 1º novembre 1995, venne indirizzato esclusivamente al settore server e workstation. L'importanza dell'architettura P6 diventa chiara se si considera che da essa sono derivati i successivi Pentium II, Pentium III e Pentium M. Il Pentium Pro utilizzava il socket 8 per collegarsi alla motherboard e, a dispetto del nome, era molto differente dal Pentium. L'architettura P6 infatti, supportava l'esecuzione out-of-order e l'esecuzione speculativa delle istruzioni, la rinominazione dei registri e possedeva una pipeline aggiuntiva per istruzioni semplici. Il Pentium Pro aveva in dotazione una memoria cache di 256 KB e 512 KB, e più tardi fu rilasciata una versione con 1 MB. Le prestazioni relative al codice a 32 bit erano eccellenti; tuttavia il Pentium Pro era più lento di un normale Pentium nel far girare codice a 16 bit, deludendo molti utenti domestici, data la predominanza a quel tempo del DOS e di Windows 3.1, interamente a 16 bit. Windows 95 era già stato rilasciato quando fu lanciato il Pentium Pro, ma la maggior parte delle applicazioni per Windows ed alcune parti dell'OS stesso erano ancora a 16 bit. Il Pentium Pro era cloccato a velocità di 150, 166, 180 o 200 MHz con un bus a 60 o 66 MHz. Molti utenti scelsero di portare il processore in overclock, portando la versione a 200 MHz a 233 MHz, e la 150 MHz a 166 MHz. Questo processore fu molto usato per architetture SMP multiprocessore, e server e workstation con due o quattro Pentium Pro divennero piuttosto comuni.</span><br><br>(https://s3.postimg.org/8va8cwwlr/image.png) (http://postimg.org/image/8va8cwwlr/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Klamath, Deschutes</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/en/thumb/4/44/Intel_Pentium_II_Processor_Logo.svg/200px-Intel_Pentium_II_Processor_Logo.svg.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">Il <strong>Pentium II</strong> era un microprocessore x86 sviluppato da Intel come successore del Pentium MMX, e arrivò sul mercato il 7 maggio 1997. A differenza del suo diretto predecessore non era più basato sull'architettura Intel P5, ma sulla P6. Rispetto al Pentium Pro, il Pentium II offriva migliori prestazioni nel codice a 16 bit e supportava le istruzioni MMX introdotte proprio con l'ultima evoluzione del Pentium, il già citato Pentium MMX. Il Pentium II non era fornito di un attacco socket ma era incluso in un involucro che si inseriva in uno slot. Ciò permise a Intel di separare la cache L2 dal processore mantenendola comunque strettamente collegata al processore con un bus molto veloce, pur lavorando a una velocità di clock pari alla metà di quella del core. Nei sistemi basati sul Pentium II le prestazioni generali subirono un netto miglioramento anche in virtù dell'adozione di nuove tecnologie che interessavano l'intera piattaforma: la nuova RAM, conosciuta come SDRAM, e un nuovo standard di interconnessione per schede video, AGP.<br><br>Il core <strong>Klamath</strong> era alla base della prima generazione del Pentium II ed era in sostanza una sorta di Pentium Pro "potenziato" con l'aggiunta delle istruzioni MMX. Era basato sullo stesso processo produttivo adottato anche dal Pentium Pro, vale a dire quello a 350 nm, e dotato di un BUS a 66 MHz che risultò però sottodimensionato non consentendo quindi alla CPU di esprimere tutto il proprio potenziale.<br><br>A gennaio 1998 Intel presentò il core <strong>Deschutes</strong> che introduceva il nuovo processo produttivo a 250 nm e un nuovo BUS da 100 MHz, dimensionato per le velocità di clock del processore che nella sua prima versione funzionava a 333 MHz.</span><br><br>(https://s3.postimg.org/m0pqj0qhb/image.png) (https://postimg.org/image/m0pqj0qhb/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Katmai, Coppermine, Tualatin</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/en/thumb/2/2c/Intel_Pentium_III_Processor_Logo.svg/200px-Intel_Pentium_III_Processor_Logo.svg.png)<br><br><span style="font-family: Segoe ui;" class="bbc_font">Il <strong>Pentium III</strong> fu un microprocessore x86 sviluppato da Intel come successore del Pentium II, e arrivò sul mercato il 26 febbraio 1999; al pari del suo predecessore era basato sull'architettura P6. Le prime versioni erano molto simili ai Pentium II: la maggiore differenza era il supporto delle istruzioni SSE e l'introduzione, nelle prime versioni, di un numero di serie univoco; tale caratteristica venne rimossa poi nei modelli successivi a causa delle proteste del pubblico che vedevano in tale codice identificativo una possibile violazione della privacy. A partire dalla seconda generazione del Pentium III venne anche abbandonato lo Slot 1 per la connessione del processore alla scheda madre, in favore di un ritorno ad un socket di tipo tradizionale, il Socket 370.<br><br>Il core <strong>Katmai</strong> era alla base della prima generazione del Pentium III ed era in sostanza una evoluzione del core Deschutes, quindi costruito mediante il processo produttivo a 250 nm, con l'aggiunta delle istruzioni SSE e un migliore controllo della cache L2 da 512 KB. Fu l'ultima CPU Intel ad adottare lo Slot 1.<br><br>Dopo poco più di 6 mesi dal lancio di Katmai, arrivò il core <strong>Coppermine</strong> decisamente più rivoluzionario: era basato sul nuovo processo produttivo a 180 nm e integrava la cache L2 direttamente nel die del processore; tale soluzione tecnica limitò la dimensione della cache L2 a 256 KB ma consentì il suo funzionamento alla stessa velocità della CPU e non alla metà come nelle soluzione precedenti, ottenendo quindi un complessivo aumento delle prestazioni.<br><br>L'ultima generazione del Pentium III era basata sul core <strong>Tualatin</strong>, che era in sostanza un Coppermine a 130 nm. Grazie al nuovo processo produttivo fu possibile, in un secondo tempo, offrire anche versioni dotate di 512 KB di cache L2 (chiamate commercialmente Pentium III-S), ovvero lo stesso quantitativo presente nella prima generazione, ma questa volta integrato direttamente nella CPU. La frequenza massima raggiunta dai modelli in commercio fu di 1,4 GHz e tale limite fu posto da Intel più per ragioni commerciali che tecniche; in passato era successo che alcune versioni del processore economico Celeron erano in grado di competere con i ben più blasonati modelli di Pentium II e tale "concorrenza interna" si stava ripetendo tra il core Tualatin e il Willamette (parallelamente sul mercato) che a parità di clock era più lento. Per non affossare le vendite del Pentium 4 Intel decise di non presentare versioni di Tualatin con frequenze maggiori di quelle utilizzate per il core Willamette.</span><br><br>(https://s3.postimg.org/c4onjdkpb/image.png) (https://postimg.org/image/c4onjdkpb/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>NetBurst</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/de/thumb/7/7a/Pentium4-logo.svg/200px-Pentium4-logo.svg.png)<br><br><span style="font-family: segoe ui;" class="bbc_font"><strong>NetBurst</strong> è la microarchitettura erede della P6 prodotta da Intel dal 1995 al 2001. Il primo core ad essere basato su questa architettura fu il Willamette, uscito a fine 2000. Fu il primo nella linea Pentium 4 che avrebbe adottato unicamente l'architettura NetBurst, assieme ad alcuni Celeron. Questa architettura fu sviluppata in un periodo in cui si credeva che per aumentare le prestazioni si dovesse aumentare la velocità di clock, per cui avrebbe dovuto raggiungere 10 GHz grazie a pipeline molto lunghe che, nella loro ultima incarnazione, erano arrivate fino a 31 stadi. Pipeline così lunghe subiscono penalizzazioni elevatissime in caso di salti non predetti correttamente o in caso di istruzioni che devono fermarsi per la mancanza di qualche risorsa, per cui NetBurst implementava più tecniche possibili onde evitare o minimizzare al massimo questi inconvenienti; tra queste ricordiamo l'<em>Hyper Pipelined Technology</em> (la speciale pipeline precedentemente descritta), il <em>Rapid Execution Engine</em> (che faceva lavorare la ALU a un clock doppio rispetto a quello del core) e la <em>Execution Trace Cache</em> (che memorizzava le operazioni dopo essere state decodificate permettendo alla CPU di richiamarle in una periodo di tempo minore).<br><br><strong>Willamette</strong> era il nome in codice della prima generazione del processore Pentium 4, arrivata sul mercato il 20 novembre 2000. Lo sviluppo di Willamette incontrò diversi ritardi e molti esperti considerano oggi le versioni distribuite nel 2000 dei semplici "tappabuchi" dato che la progettazione non era in realtà ancora stata ultimata; in quel periodo AMD con il suo Athlon Thunderbird aveva già ottenuto prestazioni superiori ai Pentium III e occorreva dunque un progetto nuovo al più presto possibile per riconquistare la fiducia dei consumatori. Willamette veniva realizzato mediante il processo produttivo a 180 nm e aveva una dotazione di cache inferiore rispetto a quella integrata nel Tualatin, e pari a 8 kB per quella L1, e 256 kB per quella L2. Venne introdotto anche un nuovo socket, chiamato Socket 423, che venne velocemente sostituito dal Socket 478 dell'evoluzione Northwood. Le varie innovazioni nell'architettura lo resero un chip da 42 milioni di transistor che occupavano una superficie di 217 mm². Derivando dal Pentium III, Willamette offriva il supporto alle istruzioni MMX e SSE con l'introduzione del nuovo set SSE2 costituito da ben 144 nuove istruzioni.<br><br><strong>Northwood</strong> era il nome in codice della seconda generazione del processore Pentium 4 sviluppato da Intel come successore del Willamette, e arrivò sul mercato il 27 agosto 2001. Il precedente core Willamette raggiunse il capolinea tagliando il traguardo dei 2 GHz di clock e Northwood servì ad Intel per proseguire la propria "<em>Corsa ai GHz</em>". Con Northwood il Pentium 4 entrò nella sua maturità e infatti questo fu il core di maggior successo e longevità nella storia di questa CPU. Vennero introdotte diverse novità a partire dal nuovo processo produttivo a 130 nm che consentì di aumentare la resa produttiva e raddoppiare la cache L2, di 512 kB. Il raddoppio della cache fece ovviamente salire il numero di transistor di Northwood a 55 milioni di transistor rispetto ai 42 milioni del predecessore, ma nonostante questo la superficie totale del chip scese a 146 mm². Nelle prime versioni il bus rimase a 400 MHz ma successivamente passò a 533 MHz e a 800 MHz, con l'introduzione del nuovo Socket 478 (utilizzato anche dalle ultime versioni del predecessore). Le prime versioni di Northwood non introdussero alcuna novità sul fronte tecnologie rispetto a Willamette ma con il modello a 3,06 GHz (avvenuta il 14 novembre 2002) fu introdotta la tecnologia <em>Hyper-Threading</em> che permetteva l'esecuzione contemporanea di più thread grazie alla duplicazione di alcune unità interne del processore in modo da far "vedere" al sistema operativo la presenza di 2 processori "logici"; si seppe poi che tale tecnologia era stata integrata a livello hardware in tutti i modelli di Northwood arrivati sul mercato, ma venne abilitata solo dal modello citato in poi.<br><br><strong>Prescott</strong> era il nome in codice della terza generazione di Pentium 4 sviluppata da Intel per succedere al core Northwood, arrivata sul mercato il 2 febbraio 2004. Prescott avrebbe dovuto superare i 5 GHz, ma l'enorme dissipazione di calore richiesta e l'inefficienza della sua architettura impedirono il raggiungimento di tale obiettivo, diventando l'insuccesso più pubblicizzato nella storia del marchio. Prescott veniva prodotto mediante un nuovo processo produttivo a 90 nm che consentiva di aumentare la resa produttiva e raddoppiare la dotazione di cache a 1 MB nella serie 5xx (da 125 milioni di transistor) e 2 MB nella 6xx (da 168 milioni di transistor); lo stesso valse per la cache L1, portata a 16 KB. Il bus era lo stesso di Northwood ma portato a 1066 MHz nelle varianti Extreme Edition; le prime versioni erano basate sul Socket 478, successivamente sostituito dal LGA 775 (destinato a durare molti anni). Con Prescott venne aggiunto un nuovo set d'istruzioni, l'SSE3, e una tecnologia che consentiva di ridurre la produzione di calore, il <em>Thermal Monitor</em>; a queste si aggiungeva anche la tecnologia HT, la <em>X D-bit</em> (tecnologia pensata per impedire l'esecuzione di codice malevolo sfruttando i registri dati), e le estensioni <em>EM64T</em> (per l'esecuzione di codice a 64 bit). La serie 6xx portò inoltre con sé la tecnologia di risparmio energetico <em>SpeedStep</em>, adattata dai Pentium M, e una seconda versione del Thermal Monitor più ottimizzata. Il 15 novembre 2005, nuovi modelli della serie 6xx introdussero una ulteriore tecnologia, chiamata <em>Vanderpool</em>, che offriva supporto alla virtualizzazione, e la cui presenza veniva indicata mediante una cifra nel processor number, ovvero i modelli 6x2.<br><br>Il successore di Prescott avrebbe dovuto essere <strong>Tejas</strong> ma i problemi tecnici incontrati da Prescott ne determinarono la cessazione dello sviluppo, dato che era basato sugli stessi presupposti e di conseguenza avrebbe solo potuto amplificare tali difficoltà. Dopo l'abbandono del progetto Tejas, Intel ha dovuto cambiare i propri piani per sviluppare un successore per il Pentium 4 Prescott, ovvero <strong>Cedar Mill</strong>. Cedar Mill si avvantaggia del nuovo processo produttivo a 65 nm. Può essere visto come un Pentium D Presler a cui è stato disabilitato uno dei due core o un Prescott 6x0 a 65 nm, con l'aggiunta della tecnologia di virtualizzazione. L'adozione del nuovo processo produttivo consentì di ridurre a 86 W il TDP di Prescott. Già i primi test indipendenti dimostrarono un consumo sotto carico del 20% in meno rispetto ad un Prescott di ultima generazione. Le prestazioni sono analoghe a quelle ottenute con i Pentium 4 Prescott di pari frequenza di clock dato che l'architettura era la stessa.</span><br><br>(https://s3.postimg.org/pmvjvnwun/image.png) (https://postimg.org/image/pmvjvnwun/) - (https://s3.postimg.org/6o5zozrbj/image.png) (http://postimg.org/image/6o5zozrbj/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Smithfield e Plesler</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/en/thumb/4/4d/Intel_Pentium_D_Logo.png/200px-Intel_Pentium_D_Logo.png)<br><br><span style="font-family: segoe ui;" class="bbc_font">Il <strong>Pentium D</strong> è stato il primo processore dual core prodotto da Intel dedicato al settore Desktop. Nella sua prima versione era basato sul core Smithfield, che venne poi sostituito dalla propria evoluzione, Presler. La sua caratteristica principale risiedeva nel fatto di essere il primo processore dual core commercializzato da Intel, e il suo lancio venne seguito dopo solo pochi giorni da quello dell'Athlon 64 X2 prodotto da AMD. Al momento del lancio di tale CPU, erano ormai due anni che le frequenze dei processori erano praticamente ferme. AMD aveva abbandonato la "corsa ai GHz" già da diverso tempo e Intel si era trovata costretta a fare altrettanto, migliorando l'efficienza dell'architettura e sviluppando il calcolo parallelo. In fondo la strategia intrapresa si basava su una considerazione piuttosto semplice: se non si riesce ad aumentare la velocità con cui si esegue un'operazione, per aumentare le prestazioni bisogna aumentare il numero di operazioni che si possono compiere nell'unità di tempo, e il continuo affinamento dei processi costruttivi e la miniaturizzazione consentirono di imboccare questa nuova via.<br><br>Il primo Pentium D arrivato sul mercato era basato sul <strong>Smithfield</strong>, che fondamentalmente era formato da due core Pentium 4 Prescott integrati nello stesso package. Aveva una cache L2 di 2 MB equamente suddivisa tra i 2 core, e possedeva tutte le tecnologie precedentemente contenute in Prescott, tra cui il processo costruttivo a 90 nm e le istruzioni SSE, SSE2, SSE3, EM64T e SpeedStep. Nella versione <em>Pentium Extreme Edition</em> veniva integrato anche l'HT.<br><br>Il successore di Smithfield fu <strong>Presler</strong>, arrivato sul mercato nel gennaio 2006. Era costruito a 65 nm ed era il primo processore Intel dual core con i due core distinti sul package. Le frequenze erano più alte di Smithfield, dai 2,8 GHz ai 3,4 GHz inizialmente, ma successivamente ne venne presentata una versione a 3,6 GHz. Fu l'ultimo core di architettura NetBurst.</span><br><br>(https://s3.postimg.org/dz1i147pr/image.png) (https://postimg.org/image/dz1i147pr/) - (https://s3.postimg.org/mnon8jndb/image.png) (http://postimg.org/image/mnon8jndb/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Intel Core Microarchitecture</strong></span></span> :atom:<br><br>(https://vignette3.wikia.nocookie.net/logopedia/images/0/00/Intel_Core_logo_%282006%29.png/revision/latest?cb=20131211232043)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>Intel Core Microarchitecture</strong> è l'architettura di ottava generazione sviluppata per i processori Intel come sostituta della vecchia NetBurst alla base dei Pentium 4 e Pentium D. L'architettura "Core" è arrivata sul mercato a luglio 2006 attraverso i processori Core 2 Duo e Core 2 Extreme conosciuti con il nome in codice di Conroe e Merom, seguiti dalle relative Xeon del settore server. L'architettura "Core" affonda le proprie radici nella filosofia alla base del progetto Banias, il primo Pentium M delle piattaforme Centrino, il primo progetto in cui Intel si è preoccupata di ottimizzare il consumo energetico pur mantenendo un elevato livello di prestazioni. La prima versione della piattaforma "Core" era basata su processori dual core costruiti a 65 nm. Successivamente, a fine 2007 sono arrivati i primi processori a 45 nm, Penryn, Wolfdale e Yorkfield, che continuano ad essere basati sull'architettura "Core", sebbene in una versione rivista e migliorata, chiamata da Intel come "Enhanced Intel Core Microarchitecture". La nuova architettura "Core" ha visto l'introduzione di 6 grandi innovazioni rispetto al passato, unificando le caratteristiche del Core Duo Yonah con quelle del precedente Prescott:<br><br>Attraverso la <em>Wide Dynamic Execution</em> è possibile completare 4 istruzioni contemporaneamente, con una pipeline molto accorciata rispetto al passato. L'architettura "Core" infatti riprende la pipeline sviluppata già per il processore Yonah ed è a 14 stadi. È necessario sottolineare come una pipeline più corta sia meno vulnerabile ai salti nella successione di istruzioni e nella lettura di dati dalla memoria RAM, anche se rende più difficile raggiungere frequenze di clock elevate: si tratta "solo" di trovare il giusto bilanciamento. Inoltre, grazie a questa tecnologia, è possibile unire tra loro alcune istruzioni per ottenere un'elaborazione più veloce. Le operazioni svolte dai set di istruzioni che Intel ha sviluppato nel corso degli anni e che sono stati implementati anche nell'architettura "Core", vale a dire MMX, SSE, SSE2 e SSE3, sono state ulteriormente velocizzate, permettendone l'esecuzione a 128 bit in un solo ciclo di clock, grazie alla presenza di ben 3 ALU. Anche l'<em>Advanced Smart Cache</em> era già stata testata con il core Yonah; la cache L2 del processore veniva condivisa tra i core, permettendo a un core di utilizzare una sola cache in caso di inattività degli altri core e di evitare che uno stesso dato potesse essere duplicato nella cache L2. La quarta tecnologia introdotta con la Core Microarchitecture è lo <em>Smart Memory Access</em>, che permette di fornire dati necessari in brevi periodi di tempo, riducendo le latenze e incrementando l'efficienza. I prefetchers di memoria monitorizzano costantemente i modelli d'accesso di memoria, tentando di prevedere se qualche dato possa essere inserito nella cache L2, nel caso in cui questi dati possano essere richiesti successivamente, e migliorando l'efficienza delle RAM. L'<em>Intelligent Power Capability</em> ottimizza il processo di lavoro dual-core in modo da sfruttare tutta la potenza di calcolo disponibile solo se effettivamente richiesta dal sistema.<br><br>Nello specifico del settore mobile, venne introdotto l'<em>Intel Dynamic Power Coordination</em>, il cui compito era quello di coordinare la tecnologia SpeedStep e le transizioni della modalità inattiva di power management (C-state) in modo indipendente per ogni core per risparmiare energia, l'<em>Intel Dynamic Bus Parking</em>, che offre un risparmio energetico della piattaforma e una durata migliorata della batteria consentendo la disattivazione del chipset quando il processore opera in modalità a bassa frequenza, e l'<em>Intel Deeper Sleep</em> con <em>Dynamic Cache Sizing</em>, che consente di risparmiare energia spostando i dati della cache nella memoria di sistema durante i periodi di inattività riducendo il voltaggio della CPU.</span><br><br>(https://s27.postimg.org/n5yiw3fgj/core.png)<br><br>(https://s27.postimg.org/fehsxjbb3/Conroe_1.png) (http://postimg.org/image/fehsxjbb3/) (https://s27.postimg.org/3rxowenzz/Conroe.png) (http://postimg.org/image/3rxowenzz/) (https://s27.postimg.org/r4vqex43j/Merom.png) (http://postimg.org/image/r4vqex43j/)<br><br>(https://s27.postimg.org/5l0lkq96n/Kentsfield.png) (http://postimg.org/image/5l0lkq96n/) (https://s27.postimg.org/d4ya0irr3/Yorkfield.png) (http://postimg.org/image/d4ya0irr3/) (https://s27.postimg.org/aky1soetb/Wolfdale.png) (http://postimg.org/image/aky1soetb/) (https://s27.postimg.org/wlee9axhb/Penryn.png) (http://postimg.org/image/wlee9axhb/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Nehalem</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/it/thumb/8/8d/I3_2009.jpg/140px-I3_2009.jpg) (https://upload.wikimedia.org/wikipedia/en/thumb/c/cc/Intel_Nehalem.jpg/150px-Intel_Nehalem.jpg) (https://upload.wikimedia.org/wikipedia/it/thumb/6/6b/Intel_core_i5_vecchio.jpg/140px-Intel_core_i5_vecchio.jpg)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><strong>Nehalem</strong> è il nome di una microarchitettura progettata da Intel per succedere alla precedente Core. Un sistema di anteprima con 2 processori Nehalem venne mostrato all'Intel Developer Forum nel 2007 e i primi processori ad essere rilasciati con la nuova architettura furono i Core i7 dedicati al settore desktop, nel novembre 2008. La prima generazione Intel Core prevedeva l'utilizzo di Nehalem per i soli modelli i7 e i5, dato che l'i3 sarebbe stato presentato con le successive Westmere e Sandy Bridge.<br><br><em>Nehalem</em> è un nome in codice riciclato da Intel e si riferisce al Nehalem River. E' un'architettura radicalmente differente rispetto a NetBurst, della quale conserva poche caratteristiche minori. I processori basati su Nehalem hanno un processo produttivo a 45 nm, lavorano a velocità di clock più elevate e sono più efficienti rispetto ai Penryn di ultima generazione. Inoltre venne reintrodotto l'Hyper-threading, assieme a una riduzione di cache L2 e un aumento di cache L3 da 4–12 MB comune a tutti i core. Tra le altre caratteristiche si nota la presenza dell'Intel Turbo Boost 1.0, una cache L1 da 64 KB per core e L2 da 256 KB per core, l'integrazione degli standard PCI Express e DMI nel processore (rendendo inutile il northbridge), un controller della memoria integrato capace di supportare 2 o 3 canali di memoria DDR3 o 4 FB-DIMM2, tecnologia Vanderpool di seconda generazione, i set d'istruzioni SSE4.2 e POPCNT e pipeline lunghe da 20 a 24 stadi.</span><br><br>(https://s3.postimg.org/za35c7lsf/Nehalem.png) (http://postimg.org/image/za35c7lsf/) - (https://s3.postimg.org/y5936tzbj/Nehalem_Mobile.png) (http://postimg.org/image/y5936tzbj/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Westmere</strong></span></span> :atom:<br><br>(https://s27.postimg.org/ryhiz0ow3/Intel_Inside2.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><strong>Westmere</strong> è il nome in codice dell'evoluzione dell'architettura x86 di nona generazione sviluppata da Intel per i propri processori; a differenza della prima generazione che è basata sul processo produttivo a 45 nm, Westmere è un die-shrink a 32 nm. I primi prodotti basati su tale evoluzione vennero presentati il 7 gennaio 2010. Trattandosi di un "ridimensionamento" dell'architettura precedente, Westmere vede il suo progetto molto simile a quello di Nehalem, ma introducendo qualche piccola novità, tra le quali il processo produttivo a 32 nm e il set d'istruzioni AES-NI.</span><br><br>(https://s3.postimg.org/w1ynz5zin/Westmere.png) (http://postimg.org/image/w1ynz5zin/) - (https://s3.postimg.org/h8k0eerrj/Westmere_Mobile.png) (http://postimg.org/image/h8k0eerrj/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Sandy Bridge (2nd Generation)</strong></span></span> :atom:<br><br>(https://s27.postimg.org/qec70mghv/180px-_Intel_Inside_2011-_Present.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><strong>Sandy Bridge</strong> è il nome in codice dell'architettura x86 di decima generazione sviluppata da Intel per i propri microprocessori andando a succedere all'architettura Westmere a 32 nm. Questa architettura ha debuttato il 9 gennaio 2011. Sandy Bridge prevede processori realizzati mediante processo produttivo a 32 nm e disponibili in varie versioni fino a 6 core e funzionanti a frequenze che raggiungono i 3,6 GHz (3,9 GHz con Intel Turbo Boost Technology). È previsto che la dotazione di cache per ogni core sia di 80 KB per la L1 (con un tempo di lettura di 3 cicli di clock), 256 KB per la L2 (8 cicli). Nonostante le somiglianze con la precedente Westmere, questa architettura necessita di un socket differente, di tipo LGA 1155. L'obiettivo principale della piattaforma è il contenimento dei consumi o meglio l'efficienza generale dell'intera architettura: le prestazioni sono incrementate senza per questo ricorrere a core di dimensioni maggiori rispetto a quelli dei processori precedenti, e inoltre una modalità denominata "Dynamic Turbo" consente alla CPU di eccedere il valore massimo previsto di fabbrica nel momento in cui il resto del sistema si trovi in uno stato particolarmente "fresco"; in tale modalità il clock viene aumentato con picchi pari al 37% per circa un minuto e mediamente con valori del 20% per tempi anche più lunghi. Tale funzionalità ricorda per molti versi la tecnologia Intel Turbo Mode introdotta nei processori basati Nehalem.</span><br><br>(https://s3.postimg.org/c1lfnad5b/Sandy_Bridge.png) (http://postimg.org/image/c1lfnad5b/) - (https://s3.postimg.org/brn3vfdan/Sandy_Bridge.png) (http://postimg.org/image/brn3vfdan/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Ivy Bridge (3rd Generation)</strong></span></span> :atom:<br><br>(https://s27.postimg.org/qec70mghv/180px-_Intel_Inside_2011-_Present.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><strong>Ivy Bridge</strong> è il nome in codice dell'evoluzione dell'architettura Sandy Bridge sviluppata da Intel per i propri processori; a differenza della prima generazione che è basata sul processo produttivo a 32 nm, Ivy Bridge è un die-shrink a 22 nm. I primi processori basati su tale evoluzione sono arrivati sul mercato il 23 aprile 2012 e nei mesi seguenti sono andati progressivamente a occupare tutti i settori di mercato, desktop, mobile e server. Trattandosi di un "ridimensionamento" dell'architettura Sandy Bridge e non di un suo successore, Ivy Bridge vede il proprio progetto molto simile a quello di quest'ultima, ma introducendo anche alcune revisioni interne, tra le quali il nuovo processo produttivo a 22 nm, reso possibile grazie ai Transistor 3D.<br><br>Il processo produttivo ha permesso ad Intel di potenziare maggiormente il comparto grafico rispetto alla componente CPU. Il numero di core e le frequenze rimangono fondamentalmente identiche rispetto alla generazione precedente, ovvero clock che sfiorano i 4 GHz e configurazioni multi core fino a 8 core (sebbene solo nel settore server), ma le varie ottimizzazioni introdotte hanno consentito alle prestazioni in particolari ambiti di arrivare a essere superiori anche del 20% rispetto alla precedente generazione Sandy Bridge. I processori Ivy Bridge introducono il supporto alle DirectX 11 e OpenCL 1.1, e sono dotati di almeno 16 unità shader, per arrivare alle 24 di alcuni modelli (ovvero il doppio di quanto integrato nel comparto grafico precedente); viene integrato anche il supporto al PCI Express 3.0, offrendo quindi un raddoppio di banda fino a 1 GB/s per ogni linea; è previsto il supporto fino a 16 linee, probabilmente divisibili anche in due segnali 8x per poter sfruttare configurazioni a doppia scheda video grazie alle tecnologie CrossFireX e SLI rispettivamente di AMD e Nvidia. Tali innovazioni consentirono un aumento di prestazioni in ambito grafico fino al 30%. Il socket è rimasto l'LGA 1155, già introdotto con i prodotti di fascia media basati su Sandy Bridge.</span><br><br>(https://s3.postimg.org/5mmeqm6fj/Ivy_Bridge.png) (http://postimg.org/image/5mmeqm6fj/) - (https://s3.postimg.org/74h1tnpxr/Ivy_Bridge.png) (http://postimg.org/image/74h1tnpxr/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Haswell (4th Generation)</strong></span></span> :atom:<br><br>(https://s27.postimg.org/w6cb7rqbn/Intel_Inside_2014.png)<br><br><span style="font-family: segoe ui;" class="bbc_font"><strong>Haswell</strong> è il nome in codice dell'architettura x86 di undicesima generazione sviluppata da Intel per i propri microprocessori, e distribuita dal 3 giugno 2013, andando a succedere all'evoluzione a 22 nm Ivy Bridge dell'architettura di decima generazione Sandy Bridge. Con Haswell lo scopo primario dichiarato da Intel è stato la massimizzazione dell'efficienza, più che il puro aumento delle prestazioni. Il progetto è nato appositamente per coniugare al meglio le prestazioni raggiunte con le generazioni precedenti di CPU, con i vantaggi offerti dal processo produttivo a 22 nm, ovvero la presenza di transistor 3D, che sono stati introdotti con la precedente Ivy Bridge in abbinamento al nuovo processo produttivo; essi contengono non uno ma ben tre gate. Tradizionalmente i transistor avrebbero un progetto strettamente planare, con i gate che si posizionano in piano attraverso il substrato. Con il progetto tri-gate un singolo gate è immesso sopra due gate verticali consentendo un'area tre volte maggiore per lo spostamento degli elettroni. Per questo motivo, in tutte le occasioni in cui Intel ha avuto modo di sfoggiare le qualità della nuova architettura, il confronto con il passato è sempre stato fatto in termini di consumo complessivo e potenza del comparto grafico, piuttosto che sulla potenza del processore come avveniva in passato. I core dei processori basati su Haswell hanno una pipeline a 14 stadi; il socket della fascia media è il nuovo LGA 1150 per i sistemi desktop e rPGA947 e BGA1364 per quelli mobile, mentre è stato integrato il pieno supporto allo standard PCI Express 3.0, del quale sono presenti fino a tre controller in alcuni modelli.<br><br>Per quanto riguarda la cache, essa è basata su un progetto completamente innovativo; inizialmente si era parlato della possibilità di avere una L1 da 128 kB e una L2 da 1 MB per ciascun core, ma informazioni successive hanno invece confermato che è presente una tradizionale L1 da 64 kB (32 kB per i dati e 32 kB per le istruzioni) con associatività a 4 vie, una L2 da 256 kB per ciascun core, sempre con associatività a 4 vie, e una L3 (fino a 16 MB in alcuni modelli) condivisa tra tutti i core con associatività a 8 vie (ma non è esclusa, nelle versioni server, anche la possibilità di inserire fino a 32 MB di cache L3).<br><br>Sono presenti 2 ulteriori unità di calcolo inedite; la prima consiste nella possibilità di integrare nei processori anche un co-processore vettoriale che si occupa dell'elaborazione di questo particolare tipo di calcoli, mentre fa il suo debutto anche un nuovo set di istruzioni (come del resto Intel ha sempre fatto anche nelle architetture precedenti), inizialmente chiamato FMA (Fused Multiply-Add), ma che a regime ha preso il nome di AVX2, che consente di effettuare simultaneamente un'operazione di moltiplicazione e una di addizione attraverso una sola istruzione. In particolare sono presenti le nuove istruzioni BMI (Bit Manipulation), e le estensioni TSX (Transactional Synchronization Extension). Il nuovo set di istruzioni AVX2 consente di raddoppiare la velocità dei calcoli in virgola mobile in singola e doppia precisione rispetto a quanto possibile con le precedenti AVX introdotte con Sandy Bridge; per ogni ciclo di clock è ora possibile eseguire 32 operazioni in singola precisione e 16 in doppia.</span><br><br>(https://s3.postimg.org/gxp2ezdan/Haswell.png) (http://postimg.org/image/gxp2ezdan/) - (https://s3.postimg.org/awvyvng27/Haswell.png) (http://postimg.org/image/awvyvng27/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Broadwell (5th Generation)</strong></span></span> :atom:<br><br>(https://s27.postimg.org/w6cb7rqbn/Intel_Inside_2014.png)<br><br><span style="font-family: segoe ui;" class="bbc_font"><strong>Broadwell</strong> è il nome in codice dell'evoluzione dell'architettura Haswell sviluppata da Intel e rilasciata tra il 2014 e il 2015; a differenza della prima generazione basata sul processo produttivo a 22 nm, Broadwell ha un die-shrink a 14 nm. Trattandosi di un "ridimensionamento" dell'architettura Haswell e non di un suo successore, Broadwell ha un progetto molto simile a quello di quest'ultima, ma con qualche piccola novità atta a ottimizzare ulteriormente l'efficienza complessiva, tra le quali il nuovo processo produttivo FinFET. Oltre al comparto grafico migliorato e al PCH, queste CPU introdussero anche i controller Ethernet, Thunderbolt e USB 3.0.</span><br><br>(https://s3.postimg.org/w3zpjnspb/Broadwell.png) (https://postimg.org/image/w3zpjnspb/) - (https://s3.postimg.org/hm2ibo1e7/Broadwell.png) (http://postimg.org/image/hm2ibo1e7/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Skylake (6th Generation)</strong></span></span> :atom:<br><br>(https://s27.postimg.org/jzresjuv7/badge-6th-gen-core-family-stacked-straight-trn-r.png)<br><br><span style="font-family: segoe ui;" class="bbc_font"><strong>Skylake</strong> è il nome in codice di un'architettura sviluppata da Intel. Il debutto ufficiale è stato a agosto 2015, andando a sostituire la precedente architettura Haswell. Esistono 4 varianti di Skylake, di cui solo una può essere montata in un tradizionale socket, l'LGA 1151: Skylake-S (SKL-S, LGA), Skylake-H (SKL-H, BGA), Skylake-U (SKL-U, BGA) e Skylake-Y (SKL-Y, BGA).<br>In questa architettura venne abbandonata l'integrazione del <em>Fully Integrated Voltage Regulator</em> (FIVR) che nella precedente architettura era stato integrato direttamente nel die della CPU, al fine di contenere i consumi del processore. Altre caratteristiche sono il supporto fino a 20 linee PCI Express 3.0 e, per la prima volta, quello agli standard PCI Express 4.0, SATA Express e Thunderbolt 3.0 (mediante il controller <em>Alpine Ridge</em>). Le varianti SKL-U e SKL-Y supportano un solo slot DIMM per canale, mentre le varianti SKL-H e SKL-S possono ospitare 2 slots DIMM per canale, per una quantità massima di RAM DDR4 di 64 GB.<br>A queste caratteristiche si aggiungono alcuni set di istruzioni quali AVX-512F (Advanced Vector Extensions 3.2), Intel SHA Extensions (SHA-1 e SHA-256, ovvero Secure Hash Algorithms), Intel MPX (Memory Protection Extensions) e Intel ADX (Multi-Precision Add-Carry Instruction Extensions).</span><br><br>(https://s1.postimg.org/1d8zf5iukb/image.png) (https://postimg.org/image/1d8zf5iukb/) - (https://s3.postimg.org/kjzh5d91r/Skylake.png) (http://postimg.org/image/kjzh5d91r/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Kaby Lake (7th Generation)</strong></span></span> :atom:<br><br>(https://s27.postimg.org/jzresjuv7/badge-6th-gen-core-family-stacked-straight-trn-r.png)<br><br><span style="font-family: segoe ui;" class="bbc_font"><strong>Kaby Lake</strong> è l'evoluzione dell'architettura Skylake; al pari della generazione precedente, è basata sul processo produttivo a 14 nm e ne costituisce solo una relativamente semplice revisione. L'arrivo sui mercati dei primi processori basati su tale evoluzione è avvenuto nel 2016 con le serie Y e U destinate ad equipaggiare notebook e alcune tipologie di tablet PC. Ad esse si sono susseguite le CPU desktop, uscite nelle prime settimane del 2017. Trattandosi di una revisione dell'architettura Skylake e non di un suo successore, Kaby Lake risulta essere molto simile a quest'ultima, a partire dal socket, mentre il chipset utilizzato appartiene alla cosiddetta "Serie 200", conosciuta con il nome in codice di <em>Union Point</em>, pur continuando a supportare la serie precedente.<br><br>Tra le novità introdotte con la nuova architettura, si segnala una nuova profonda revisione del comparto grafico integrato, per aumentare ulteriormente le prestazioni e offrire anche il pieno supporto allo standard video 4K e al sistema di protezione HDCP 2.2. Più nello specifico, è stato aggiunto il supporto nativo alla codifica video HEVC e VP9 a 10 bit, allo standard USB 3.1 e alla nuova tecnologia di memoria sviluppata da Intel, la <em>Intel Optane</em>.</span><br><br>(https://s3.postimg.org/4quiowm4v/Kaby_Lake.png) (http://postimg.org/image/4quiowm4v/) - (https://s3.postimg.org/w7tizwy6n/Kaby_Lake.png) (http://postimg.org/image/w7tizwy6n/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Kaby Lake Refresh, Coffee Lake & Cannon Lake (8th Generation)</strong></span></span> :atom:<br><br>(https://s27.postimg.org/jzresjuv7/badge-6th-gen-core-family-stacked-straight-trn-r.png)<br><br>L'8 agosto 2017 Intel annunciò che la nuova generazione di processori sarebbe stata rivelata il successivo 21 agosto. Anzichè presentare una nuova architettura per la nuova generazione, Intel dichiarò che l'ottava generazione sarebbe stata basata su 3 microarchitetture chiamate Kaby Lake R (dove R sta per Refresh), Coffee Lake e Cannonlake. La prima di queste ad esser stata presentata è stata Kaby Lake-R, con 4 CPU rivolte al mercato dei PC portatili a bassi consumi, e descritta nella tabella di seguito.<br><br>(https://s26.postimg.org/aw8qa4wux/Kaby_Lake_R.png)<br><br>Dopo la rivelazione delle CPU Ice Lake 10 nm+ e le CPU Kaby Lake-R destinate al settore mobile, Gigabyte annunciò che il 5 ottobre 207 sarebbero diventate disponibili le CPU Desktop basate sull'architettura Coffee Lake, la quale è fondamentalmente una seconda ottimizzazione dell'architettura Skylake e lanciata sul mercato come diretto competitore delle soluzioni Ryzen a basso costo offerte da AMD. Rispetto alle generazioni precedenti, Coffee Lake porta un incremento significativo nelle prestazioni multi-thread grazie a un aumento dei core, con il processore mainstream di punta Core i7-8700K caratterizzato da 6 core e 12 thread.<br><br>- Core i7-8700K vs Core i7-7700K: +11% in Single-Thread; +51% in Multi-Thread<br>- Core i5-8600K vs Core i5-7600K: +19% in Single-Thread; +55% in Multi-Thread<br>- Core i3-8350K vs Core i3-7350K: +17% in Single-Thread; +65% in Multi-Thread<br><br>Un autentico balzo in avanti, mantenendo il socket LGA1151 ma non la compatibilità con i chipset serie 100 e 200, rimpiazzati dalla nuova piattaforma di serie 300.<br><br>(https://s26.postimg.org/fnmdxdtuh/Coffee_Lake.png)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Icelake (9th Generation)</strong></span></span> :atom:<br><br>(https://s27.postimg.org/jzresjuv7/badge-6th-gen-core-family-stacked-straight-trn-r.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><strong>Icelake</strong> è la nuova microarchitettura prodotta da Intel attraverso il processo produttivo 10nm+ che rimpiazzerà Coffee Lake e Cannon Lake tra il 2018 e il 2019. Ice Lake verrà usata assieme ai chipset Intel della serie 4xx e verrà prodotta con la seconda evoluzione del processo produttivo a 10nm (10nm+), e sarà la seconda microarchitettura Intel di questo nodo, dopo Cannon Lake.</span><br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Tigerlake (10th Generation)</strong></span></span> :atom:<br><br>(https://s27.postimg.org/jzresjuv7/badge-6th-gen-core-family-stacked-straight-trn-r.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><strong>Tigerlake</strong> è la microarchitettura evoluta dalla Ice Lake prodotta da Intel basata sul nodo a 10nm++, e che rimpiazzerà Icelake nel 2019.</span><br><br><span style="font-family: segoe ui;" class="bbc_font"><em> :book6: A cura di Proton (http://harvested.altervista.org/forum/index.php?action=profile;u=1) :book6:</em></span><br><br><strong><span style="font-family: segoe ui;" class="bbc_font">Enjoy :comet:</span></strong><br>(http://harvested.altervista.org/forum/Themes/Redstone/images/logo.png)<br>Per domande postate in Shoutbox ;)</div>
</dd>
<dt class="postheader">
Titolo: <strong>Lista delle CPU AMD (settori Desktop e Mobile, alcuni Server)</strong><br>
Inserito da: <strong>Johannes</strong> - <strong>Agosto 24, 2017, 21:37:48</strong>
</dt>
<dd class="postbody">
<div align="center">(http://harvested.altervista.org/forum/Themes/Redstone/images/logo.png)<br><br>(https://upload.wikimedia.org/wikipedia/commons/thumb/7/7c/AMD_Logo.svg/300px-AMD_Logo.svg.png)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>K5</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/commons/thumb/f/fa/AMD5k86-P90_SSA5-90ABQ.jpg/200px-AMD5k86-P90_SSA5-90ABQ.jpg)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>AMD K5</strong> è un microprocessore compatibile x86 sviluppato da AMD e introdotto nel 1995, diretto competitore dell'Intel Pentium. Nessuna versione supportava le istruzioni MMX, nonostante il processore fosse molto avanzato, e più simile ad un Pentium Pro che ad un Pentium, con un'unità di transcodifica delle istruzioni x86. Il processore era fortemente superscalare: possedeva cinque ALU, in grado di eseguire istruzioni out-of-order, ma una sola FPU, mentre il Pentium possedeva due di ognuna; il metodo di rinomina dei registri permetteva miglior lavoro in parallelo delle pipeline; possedeva una cache istruzioni di 16 KB, il doppio del Pentium, e la cache primaria era associativa a 4 vie, mentre quella del processore Intel lo era a 2. Questo processore rappresentava per AMD una possibilità di sorpasso tecnologico su Intel, ma i problemi di produzione, legati alle basse velocità di clock, e dimostrati ancora dalla BPU, quattro volte più grande di quella di Intel ma di prestazioni non superiori, vanificarono il buon design. A causa del ritardo sul mercato e delle prestazioni non del tutto soddisfacenti per il tempo non fu ben recepito dal mercato come il successore K6. La linea K5 veniva distinta in due parti, SSA/5 e 5x86, la prima tra i 75 e i 100 MHz (5K86 da P75 a P100, più tardi K5 da PR-75 a PR100); l'altra da 90 a 133 MHz. AMD utilizzò il suo PR rating per paragonare i propri processori a quelli di Intel, quindi un esemplare a 116 MHz della seconda linea era chiamato "K5 PR166".</span><br><br>(https://s9.postimg.org/lhyex25ob/Cattura.png) (http://postimg.org/image/lhyex25ob/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>K6</strong></span></span> :atom:<br><br>(https://s27.postimg.org/q3dkq7air/Amd-k6.svg_copia.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>AMD K6</strong> è un microprocessore compatibile x86 prodotto da AMD e distribuito a partire dal 1997. Questo processore è stato pensato in particolare per essere compatibile con sistemi già esistenti basati sul Pentium della Intel, che poteva sostituire a parità di prestazioni con costo considerevolmente minore. Questo garantì alla CPU un forte impatto sul mercato e la possibilità di competere direttamente col processore Intel. Il design del K6 fu progettato sulla base dell'Nx686, che la NexGen stava sviluppando quando fu acquistata da AMD. NexGen era intenzionata a produrre il processore con un proprio formato di socket, ma AMD impose il rispetto dello standard Socket 7 per avere maggiore compatibilità, aggiunse il supporto delle istruzioni MMX e chiamò il processore K6. Nonostante la sigla faccia pensare ad una continuità col K5, il design era completamente diverso, creato dall'azienda che poi fu inglobata. Il K6 fu lanciato a velocità di 166 e 200 MHz nell'aprile del 1997, e seguì nello stesso anno anche una versione a 233 MHz. Il rilascio della versione a 266 MHz non fu possibile fino alla primavera del 1998, quando AMD poté effettuare il passaggio al processo di produzione a 0.25 micron. L'ultima modifica fu apportata a maggio con la versione a 300 MHz prima dell'introduzione del K6-2 e del K6-III.</span><br><br>(https://s9.postimg.org/l6gykap8b/Cattura1.png) (http://postimg.org/image/l6gykap8b/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>K7</strong></span></span> :atom:<br><br><span style="font-family: Segoe UI;" class="bbc_font"><strong>AMD K7</strong> è la settima generazione di CPU x86 progettata e prodotta da AMD. La K7 è la prima architettura interamente progettata dalla compagnia di Sunnyvale; introduce importanti sviluppi rispetto alla 6ª generazione, tra i quali l'adozione del bus bidirezionale Alpha EV6 sviluppato dalla Digital Equipment Corporation (DEC). Tra le CPU prodotte con quest'architettura si ricordano l'Athlon Classic, l'Athlon XP, il Duron e, successivamente, il Sempron.</span><br><br>(https://s27.postimg.org/zcb5mku0z/150px-_AMD_Athlon_Processor_Logo.svg_copia.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>Athlon Classic</strong> fu il primo processore prodotto da AMD ad adottare l'architettura K7, uscito il 21 agosto 1999. La prima versione dell'Athlon, <strong>Argon</strong>, aveva inizialmente velocità comprese tra 500 e 700 MHz in uno Slot A. Più tardi fu introdotta una revisione del core chiamata K75 (Rispettivamente i core <strong>Pluto</strong> e <strong>Orion</strong>) che riuscì ad arrivare alla soglia dei 1000 MHz grazie al nuovo processo produttivo a 180 nm e a dei voltaggi operativi leggermente aumentati, pur mantenendo la compatibilità meccanica con lo Slot A. Internamente i primi Athlon erano essenzialmente un core K6 reso compatibile col protocollo bus EV6, con miglioramenti nell'unità floating-point del K6 e una cache 2x64 KB di primo livello. Come i Pentium II e III Katmai aveva una cache L2 da 512KB esterna al chip e funzionante a 700-1000 MHz. L'Athlon Classic fu un enorme successo non solo per merito proprio, ma anche perché Intel, normalmente affidabile, incontrò in questo periodo una serie di problemi di produzione, design, e di controllo della qualità. In particolare, il passaggio di Intel al processo di produzione a 0.18 μm, che iniziò nel tardo 1999 e si svolse fino alla metà del 2000, fu caotico, e ci fu una grave insufficienza di Pentium III sul mercato. Molti produttori da tempo esclusivi Intel trovarono la combinazione delle eccellenti performance e del ragionevole prezzo dell'Athlon interessante La seconda generazione dell'Athlon, core Thunderbird, debuttò il 4 giugno 2000. Questa versione dell'Athlon uscì in formato PGA Socket 462, detto anche Socket A, pur producendo anche versioni da 650 a 1000 MHz per Slot A. La più grande differenza rispetto ai predecessori fu la cache; la cache esterna da 512 KB venne rimpiazzata con una interna da 256 KB a piena velocità. L'architettura dettò nuovi standard in quanto a prestazioni per ciclo di clock, dato che era era molto più efficiente di quella del Pentium 4 a parità di clock. Nell'ottobre 2000 fu introdotto l'Athlon modello "C", con il front side bus della scheda madre passato a 133 MHz (FSB 266) dal precedente modello a 100 MHz ottenendo prestazioni migliori di circa il 10% rispetto al modello "B". Il Thunderbird fu il processore di maggior successo di AMD in dieci anni. Le schede madri erano molto migliorate in questo periodo, e il piccolo cerchio di costruttori che supportavano l'Athlon crebbe fino ad includere tutti i maggiori produttori. Tuttavia ad aprile 2001 la situazione cambiò, il P4 1.7 GHz diede avviso che Thunderbird non avrebbe potuto mantenere la leadership delle prestazioni per molto, a causa dei problemi di calore e di consumo del design che lo rendevano incapace di superare i 1400 MHz.</span><br><br>(https://s27.postimg.org/5pmfut3wj/150px-_AMD_Athlon_XP_Logo_copia.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>Athlon XP</strong> era un processore progettato e costruito da AMD nel 2001 per sostituire l'Athlon Classic. Il suffisso "XP" ufficialmente significa <em>eXtreme Performance</em>, anche se probabilmente voleva apparire particolarmente indicato per il sistema operativo Microsoft Windows XP allora prossimo all'uscita. Il primo Athlon XP, nome in codice <strong>Palomino</strong>, sbarcò sui desktop il 9 ottobre 2001 a frequenze comprese tra i 1333 e 1533 MHz. Il maggior cambiamento rispetto all'Athlon Classic fu l'introduzione delle istruzioni SSE, che permisero all'Athlon XP di guadagnare il 18% nel test SYSmark. Fu inoltre migliorato il meccanismo di prefetch dei dati rispetto a Thunderbird e venne aggiunta la possibilità di sfruttare appieno il FSB per la predizione dei dati, per cui rispetto al predecessore le prestazioni dipendevano in misura maggiore dalla velocità del FSB e della RAM. Entrambe le cache L2 utilizzavano un'architettura esclusiva, per cui i dati contenuti nella cache L1 non venivano duplicati in quella L2, permettendo di salvare un contenuto informativo più ampio. Per quanto riguarda il package, quello dell'Athlon XP fu il primo a base organica di AMD, abbandonando quello a base ceramica. Fu introdotto un diodo termico, che permetteva di misurare la temperatura della CPU con una precisione decisamente maggiore di quella offerta dai sensori della motherboard, proteggendo il core da eventuali fenomeni termici. Le migliorie di cui sopra unite ad altre minori consentirono all'Athlon XP di offrire rispetto al Thunderbird un incremento medio delle prestazioni del 10% alla stessa frequenza di clock insieme alla riduzione del consumo elettrico e quindi delle temperature a cui operava la CPU. Ad esempio alla frequenza di 1400 MHz il TDP passò dai 72,1 W dell'Athlon Classic a 62,8 W dell'Athlon XP, per una riduzione dei consumi al massimo carico pari al 14,8%. Quest'ultima mossa, insieme al package a base organica, permise ad AMD di aumentare considerevolmente il limite massimo di clock a cui poteva spingere un proprio processore. Infatti, con lo stesso TDP da 72 W Palomino raggiunse i 1733 MHz (2100+), ovvero un aumento della frequenza del 23% dai 1400 MHz dell'Athlon Classic. L'Athlon XP fu commercializzato con un sistema di PR rating, che fu concepito, almeno inizialmente, per comparare le prestazioni dell'Athlon XP con il suo predecessore. Le prestazioni dell'Athlon XP 1800+ al debutto era nell'ordine del 10% superiori a quelle di un Pentium 4 da 2 GHz, top di gamma Intel all'epoca, anche per via della mancanza di software in grado di sfruttare le potenti istruzioni SSE2 integrate nella cpu della casa di Santa Clara. Con l'avvento del core P4 Northwood, l'Athlon XP con core Palomino faticò a competere sul piano dei consumi per via del processo produttivo. La quarta generazione di Athlon, nome in codice <strong>Thoroughbred</strong>, fu messa in commercio il 10 giugno 2002 con frequenze comprese tra gli 1800 (2200+) e i 2133 MHz (2600+). Il design del Thoroughbred non differiva in alcun modo dal suo predecessore, eccetto il nuovo processo produttivo a 130 nm. AMD subito dopo il lancio del prodotto cominciò ad avere problemi di smaltimento di calore nel Thoroughbred A, che furono risolti con il pronto rilascio della versione B; gli overclocker, tuttavia, preferiva ancora il Palomino che, nonostante il processo produttivo a 180 nanometri, garantiva maggiori margini di aumento della velocità. Il Thoroughbred B risolse questo problema aggiungendo un substrato di rame nel processore che eliminava le interferenze e riuscì in questo modo a garantire l'aumento della velocità di clock dei processori e quindi il definitivo abbandono del predecessore. Tuttavia, nonostante il successo del 2600+ B, AMD non riuscì mai a garantire una buona produzione di processori 2700+ e 2800+ in grandi quantità e, all'epoca, era quasi impossibile procurarseli. Il moltiplicatore sbloccato del Thoroughbred B garantiva anche la possibilità di un underclock fino a 500 MHz con tensione di alimentazione 1,15 V e TDP di 10 Watt. Per far fronte ai problemi di disponibilità degli Athlon 2700+ e 2800+, figli dell'elevata frequenza di clock richiesta, AMD tentò di aumentare le prestazioni incrementando l'IPC, introducendo la quinta generazione, nome in codice <strong>Barton</strong>, all'inizio del 2003 con PR ratings di 2500+, 2800+ e 3000+. Nonostante non avesse frequenze di clock maggiori rispetto a quelle del Thoroughbred, guadagnò un maggiore PR rating grazie a 256KB in più di cache L2 e un FSB più rapido. A metà febbraio 2003, AMD annunciò che l'Athlon XP 3000+ sarebbe arrivato in quantità sul mercato nel mese successivo. Il modello 3200+ caratterizzato da un frequenza di 2200 MHz e l'unico Athlon XP ad avere il FSB a 400 MHz fu presentato nell'aprile dello stesso anno. Il core <strong>Thorton</strong> fu una variante del Barton con metà della L2 cache disabilitata, rendendolo funzionalmente identico al Thoroughbred B e creato per concorrere alla fascia bassa del mercato, smaltendo allo stesso tempo le CPU malfunzionanti e, naturalmente, guadagnare nella rendita di tutta la linea. In alcuni Thorton la cache disabilitata poteva essere integra e quindi riattivata con modifiche al bridge. Per quanto concerne il PR rating, vi erano diverse problematiche. In primo luogo iI core Barton era mediamente più lento di Thoroughbred e Thorton. Inoltre, anche se un Athlon XP 2800+ offriva prestazioni mediamente superiori a quelle di un Pentium 4 2,8 GHz, l'introduzione di un bus Quad Pumped a 800 MHz e della tecnologia Hyper Threading permisero all'architettura NetBust di aumentare le prestazioni alla stessa frequenza di clock, oltre ad essere nettamente migliore nelle applicazioni multi-thread. Infine, l'aggiunta di cache L2 era praticamente inutile, in quanto le grandi dimensioni della cache L1, unite all'architettura a corte pipeline e alla cache esclusiva, la lasciavano pressoché inutilizzata.</span><br><br>(https://s27.postimg.org/hhab5lyir/AMD_Duron_Processor_Logo.svg_copia.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">Il <strong>Duron</strong> era un processore compatibile x86 fabbricato dalla AMD. Fu presentato il 19 giugno 2000 come l'alternativa di fascia bassa al processore Athlon e ai processori Pentium III e Celeron della rivale Intel. La produzione del Duron cessò nel 2004, sostituita dal Sempron. Il Duron aveva la stessa pedinatura ed ereditava tutte le capacità computazionali dell'Athlon, lavorando sulle stesse schede madri nella maggior parte dei casi. Il primo Duron era limitato a 100 MHz sul bus frontale (FSB 200), mentre l'Athlon contemporaneo poteva contare su un bus frontale a 133 MHz (FSB 266). Gli ultimi Duron disponevano di una velocità di bus frontale di 133 MHz (FSB 266) mentre gli Athlon XP correvano a 166/200 MHz (FSB 333/400). Il primo Duron, dotato del core <strong>Spitfire</strong>, fu fabbricato nel 2000 e nel 2001 con velocità che andavano dai 600 ai 950 MHz. Il core era a sua volta basato su quello dell'Athlon, Thunderbird, ridotto a 180 nm. Il Duron di seconda generazione, dotato di core <strong>Morgan</strong>, era venduto con velocità che andavano da 900 a 1300 MHz, ed era derivato dal core a 180 nm "Palomino" dell'Athlon XP. Perciò integrava molti importanti miglioramenti quali supporto completo alle istruzioni SSE della Intel, TLB più grandi, prefetch hardware dei dati e un diodo termico integrato. Diversamente dai core "Palomino", quelli "Morgan" avevano lo stesso consumo energetico dei "Thoroughbred" a causa del più alto valore di voltaggio del Duron. L'ultima generazione di Duron era chiamata <strong>Applebred</strong>, a volte "Appalbred", ed era basata sul core "Appaloosa" derivato dall'Athlon XP miniaturizzato a 130 nm Thoroughbred e mai messo in commercio ufficialmente. La più grande differenza con l'Athlon era la dimensione della cache, 64 KiB contro i 256 KiB o 512 KiB dell'Athlon. Una relativamente minima quantità di cache L2, più piccola anche dei 128 KiB della stessa cache L2 disponibile sul Celeron della Intel. Tuttavia, l'architettura delle CPU K7 godeva di una delle più larghe cache L1, ben 128 KiB. E con l'arrivo degli Athlon/Duron con zoccolo, AMD optò per un esclusivo design di cache che eleggeva la cache L1 a memoria principale, mentre la più lenta cache L2 agiva come un contenitore per i dati esondanti dalla cache L1. A causa della mancanza della duplicazione dei dati tra le due cache si poteva affermare che il Duron aveva 192 KiB di cache. Per il Celeron valeva lo stesso ragionamento con la differenza delle dimensioni più piccole: un totale di 128 KiB. Di conseguenza, l'architettura dei K7 successiva a quella basata su slot A era meno sensibile alle dimensioni della cache L2. Questa ridotta dipendenza dalla cache L2 consentì ad AMD di fabbricare cache con più latenza e meno larghezza di banda senza cali di performance. Favorendo in questo modo la diminuzione di complessità dei processori conseguentemente aumentava la capacità di produzione in fabbrica. Il Duron "Spitfire" era solo circa il 10% più lento del suo fratello maggiore, l'Athlon "Thunderbird". Duron era spesso la CPU favorita per gli assemblatori in cerca di prestazioni a basso costo. Fatto ancora più notevole, nel 2003 il Duron "Applebred" fu disponibile nelle versione con velocità di 1,4 GHz, 1,6 GHz e 1,8 GHz, tutte su un bus frontale a 133 MHz (FSB 266). Ma gruppi di appassionati scoprirono che questi Duron erano CPU con core Thoroughbred A/B, ma con cache disabilitata (forse perché difettosa). Studiando e provando essi trovarono che "Applebred" poteva essere trasformato in "Thoroughbred" con 256 KiB di cache, specialmente quelli con il core "Thoroughbred B". Tuttavia, questo fu reso possibile solo per le CPU fabbricate in un periodo di circa 4 settimane, perché dopo poco che Applebred fu immesso nel mercato la AMD cambiò il sistema di configurazione del chip con uno che non consentiva modifiche.</span><br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>K8</strong></span></span> :atom:<br><br>(https://s27.postimg.org/y8r1am9dv/amd-roadmap-03-11-08.jpg)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><strong>AMD K8 </strong>è l'ottava generazione di CPU x86 (successiva alla K7) AMD. K8 rappresenta la prima implementazione dell'architettura AMD64 64-bit (x86-64). I cambiamenti più radicali consistono nell'inserimento delle istruzioni x86-64 e l'integrazione del controller di memoria direttamente nel die del processore, eliminando il precedente northbridge. Le CPU ad essere basate su questa piattaforma sono gli <em>Athlon 64 </em>(inclusi quelli ad alte prestazioni denominati <em>64 FX</em>), i <em>Sempron</em>, il <em>Turion 64</em> e il <em>Turion 64 X2</em>.</span><br><br>(https://s27.postimg.org/spt3751qb/AMD_Athlon64_Badge.svg_copia.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>Athlon 64</strong>, prodotto da AMD, è stato il primo processore desktop con supporto alle istruzioni 64 bit ad avere un successo commerciale rilevante nel settore mainstream, ed è stato presentato al pubblico il 23 settembre 2003. Questo processore è parte della famiglia Athlon, rinnovata da tre varianti: l'Athlon 64, l'Athlon 64 X2 (variante dell'Athlon 64 a 2 core) e l'Athlon 64 FX (destinato al settore Enthusiast). Importante nuova implementazione dell'Athlon 64 è il controller di memoria integrato che permise di mettere in comunicazione la CPU con la memoria in modo diretto, permettendo allo stesso tempo di far funzionare il memory controller alla stessa frequenza del processore. Questa implementazione, in sostanza, abbassa di molto la latenza (tempo di risposta) delle memorie guadagnando molto in termini di prestazioni. Un'altra importante tecnologia implementata nell'Athlon 64 è il Cool'n'Quiet, derivato dal precedente PowerNow! per CPU mobile e simile allo SpeedStep delle CPU mobile di Intel, grazie al quale la CPU abbassa clock e tensione in entrata per risparmiare energia in caso di carichi di lavoro leggeri e portando il TDP da un massimo di 89 watt ad uno di appena 32 o 22 Watt (diminuendo il clock rispettivamente di 800 e 1000 MHz). Gli ultimi core ad essere introdotti in questa serie furono i core <strong>Orleans</strong> e <strong>Lima</strong>, entrambi su socket AM2, nei quali vennero apportati miglioramenti al controller della RAM DDR2 e un miglior modulo di risparmio energetico. Le CPU Athlon 64 sono state prodotte con processo produttivo a 130 e 90 nanometri.</span><br><br>(https://s26.postimg.org/lw40d53ud/Athlon_64.png) (https://postimg.org/image/lw40d53ud/) - (https://s26.postimg.org/lg169o9md/image.png) (https://postimg.org/image/lg169o9md/)<br><br>(https://s27.postimg.org/q5suzaosj/AMD_Athlon_X2_Badge.svg_copia.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>Athlon 64 X2</strong> era la versione Dual Core dell'Athlon 64 prodotto da AMD su Socket 939 e AM2, riprendendone l'architettura K8 (in fase di sviluppo nota come <strong>K9</strong>). Dal punto di vista tecnico è dato dall'unione di due core Athlon 64 all'interno di uno stesso die con l'integrazione di unità di controllo addizionali. Essi condividono un controller di memoria dual channel di tipo DDR o DDR2 rispettivamente per le cpu Socket 939 e Socket AM2. Per entrambi i core la cache L1 era sempre di 128 KiB (64 per i dati e 64 per le istruzioni) mentre la L2 poteva avere 512 KiB o 1024 KiB, così come per gli Athlon 64. L'architettura prevedeva inoltre che le comunicazioni tra i due core avvenivano attraverso la System Request Interface (SRI), che inviava al core disponibile in un preciso momento una richiesta di elaborazione, il tutto all'interno del die del processore, senza dover in nessun modo accedere al bus esterno al processore. Questo schema era nettamente più prestante ed efficiente rispetto ad una comunicazione esterna mediante BUS; quest'ultimo infatti può causare un collo di bottiglia a causa della maggior latenza e della minor banda passante. Un'implementazione di quest'ultimo schema la si trova ad esempio nell'architettura del Pentium D.</span><br><br>(https://s26.postimg.org/s8nr0pwad/Athlon_64_X2.png) (https://postimg.org/image/s8nr0pwad/) - (https://s26.postimg.org/7ktozq0fp/image.png) (https://postimg.org/image/7ktozq0fp/)<br><br>(https://s27.postimg.org/lxy2qjncz/AMD_Sempron_Badge.svg_copia.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><strong>Sempron</strong> è una linea di processori desktop prodotti da AMD per sostituire i processori Duron e competere con i Celeron D della Intel. Le prime varianti erano basate sul Thoroughbred/Thorton Core dell'Athlon XP, con 256 KB di L2-cache e un FSB 333, ottenuto sfruttando in modalità DDR un segnale a 166 MHz. Il Sempron 3000+, introdotta più tardi, era invece basato sul Core Barton e ha 512 KB di L2-cache. L'ultimo Sempron su Socket A è stato il modello 3300+, con FSB 400. Le versioni successive (<strong>Paris</strong>/<strong>Palermo</strong>) sono versioni depotenziate dell'Athlon 64 hanno solo 128 o 256 KB di L2-cache e alcune di queste non supportano istruzioni AMD64. A parte queste restrizioni, le nuove Sempron condividono molte funzionalità con l'Athlon 64, incluso il controllo di memoria integrato “on-die” e il supporto per l'infrastruttura HyperTransport.</span><br><br>(https://s26.postimg.org/ypflgorsl/image.png) (http://postimg.org/image/ypflgorsl/) - (https://s26.postimg.org/ifu0rj6id/image.png) (http://postimg.org/image/ifu0rj6id/)<br><br>(https://s27.postimg.org/mtz5jqmf7/AMD_Turion64_logo_copia.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">Il <strong>Turion</strong> era il brand con cui AMD commercializzava i propri processori x86-64 mobili a basso consumo dell'architettura <strong>K8L</strong> e destinati a competere con i Pentium M, i Core e i Core 2, prodotti da Intel. I primi <strong>Turion 64</strong> single-core erano predisposti al collegamento con la scheda madre attraverso il Socket 754 ed erano equipaggiati con 512 o 1024 KiB di cache L2, un controller di memoria DDR-400 single channel a 64 bit e un bus HyperTransport a 800 MHz, oltre ad avere funzioni specifiche dell'ambito energetico e per questo ampiamente pubblicizzate, come <em>PowerNow!</em>. I modelli più moderni "Richmond" erano disegnati per il Socket S1 e avevano un controller di memoria DDR2 double-channel. Il <strong>Turion 64 X2</strong> era la versione dual-core del Turion 64 ed era stato concepito per competere con gli Intel Core e Core 2. Il Turion 64 X2 fu lanciato il 17 maggio 2005, dopo diversi ritardi. Questi processori adottano il socket S1 e hanno un un controller di memoria DDR2 integrato. Inoltre, essi possiedono diverse nuove tecnologie, come la AMD Virtualization Technology (AMD-V) e altre caratteristiche di risparmio energetico. I primi esemplari basati sui core <strong>Taylor</strong> e <strong>Trinidad</strong> erano prodotti con un processo produttivo a 90 nm, mentre i successivi <strong>Tyler</strong> avevano un die-shrink a 65 nm.<br>Il <strong>Turion X2 Ultra</strong> (nome in codice <strong>Griffin</strong>) è stata la prima famiglia di processori AMD ad essere specificatamente sviluppata per piattaforme mobili, ed era basata sull'Athlon 64 con qualche accorgimento strutturale simile a quelli attuati sul Phenom per migliorare i consumi energetici e di conseguenza la vita della batteria. Il Turion Ultra venne rilasciato come parte della piattaforma mobile Puma a giugno 2008. Il Turion X2 Ultra era la versione dual-core del processore, prodotto con un processo produttivo a 65 nm su wafer di silicio da 300 mm. Questa CPU supportava le RAM DDR2-800 e possedeva diverse caratteristiche atte a migliorare le prestazioni delle memorie. Ciascun core era dotato di 1 MiB di cache L2 per un totale di 2 MiB, con frequenze di clock comprese tra 2.0 e 2.4 GHz e un TDP che va da 32 a 35 W. Il Turion X2 Ultra, a differenza dei precedenti Turion, implementava 3 tensioni: una per il northbridge e una per ciascun core. Ciò, assieme a diversi interruttori di fase permetteva a ciascun core di variare il proprio voltaggio e la propria frequenza indipendentemente dall'altro core e dal northbridge. Inoltre, in una manciata di millisecondi, il processore poteva passare a uno degli 8 livelli di frequenze e uno dei 5 livelli di voltaggio disponibili, adattandosi ai diversi carichi di lavoro e riducendo i consumi energetici, operando fino a un minimo di 250 MHz, con stati di ibernazione e un bus HyperTransport 3.0 con frequenza massima di 2.6 GHz, o 41.6 GB/s. Inoltre implementava diversi sensori termici sul die, con l'interfaccia SMBUS (SB-TSI), e la tecnologia MEMHOT che permetteva al processore di ridurre la temperatura delle memorie. Il Turion X2 Ultra utilizzava lo stesso Socket S1 del predecessore con uno schema di pin differente per funzionare in modo ottimale con il nuovo chipset RS780M. I core erano basati sull'architettura K8 anziché sulla K10. Il <strong>Turion II Ultra</strong> (nome in codice <strong>Caspian</strong>) è l'implementazione mobile della microarchitettura K10.5 prodotta a 45 nm e meglio conosciuta nella sua variante desktop <strong>Regor</strong>. E' un processore Dual-Core con velocità di clock di 2.5 GHz, 2 MB totali di cache L2 (1 MB per core), bus HyperTransport cloccato a 3.6 GT/s e una FPU a 128 bit, mantenendo il TDP di 35W del suo predecessore Turion X2 Ultra. Il <strong>Turion II</strong> è identico al Turion II Ultra, con l'eccezione che il Turion II possiede solo 1 MB di cache L2 (512 KB per core) e velocità di clock più basse comprese tra 2.2 GHz e 2.6 GHz.</span><br><br>(https://s26.postimg.org/iws69o4t1/image.png) (http://postimg.org/image/iws69o4t1/) - (https://s26.postimg.org/6w6q8xxed/image.png) (http://postimg.org/image/6w6q8xxed/) - (https://s26.postimg.org/qs2pohefp/image.png) (http://postimg.org/image/qs2pohefp/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>AMD Family 10h</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/en/thumb/f/f5/AMD_Phenom_Logo.png/100px-AMD_Phenom_Logo.png) (https://upload.wikimedia.org/wikipedia/en/thumb/9/9f/Amd-phenon-ii.logo.png/100px-AMD_Phenom_Logo.png) (https://upload.wikimedia.org/wikipedia/en/thumb/6/67/Athlon_II_logo.png/100px-Athlon_II_logo.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>AMD Family 10h</strong>, o <strong>K10</strong>, è una microarchitettura per CPU progettata e costruita da AMD per succedere alla K8. La serie per CPU desktop Phenom venne lanciata l'11 novembre 2007 come immediato successore all'Athlon 64 e ai Sempron a 64 bit. Questi microprocessori erano basati sul processo produttivo a 65 nm, per la prima volta usato su larga scala, e adottavano il Socket AM2 o AM2+. Le prime CPU di questa serie ad essere rilasciate sul settore Desktop furono i Phenom X4, seguiti dalle versioni a 3 core nel marzo 2008 e dai processori mobili di fascia media, che ricevettero lo stesso nome delle CPU ad elevate performance appartenenti alla K8, cioè Athlon X2. A tutte queste soluzioni AMD avrebbe presentato diversi successori nel 2009, attraverso i brand Athlon II e Phenom II. Le CPU per PC basate su K10 si suddividono in 3 famiglie principali. Per il settore a bassi costi erano disponibili il Sempron, l'Athlon II e il Sempron Mobile; per la classe media le l'Athlon X2, l'Athlon II X2/X3/X4 e l'Athlon II X2 Mobile; per il settore ad alte prestazioni i Phenom X3 e X4, i Phenom II X2/X3/X4/X6, il Turion II Dual-Core e il Turion II Ultra Dual-Core. I microprocessori basati su K10 includevano diverse migliorie rispetto alla precedente generazione. I più importanti erano: la possibilità di contenere fino a 6 core nello stesso die, o fino a 12 cores nel settore Server, grandi quantità di cache L3 condivisa tra tutti i core, collegamenti HyperTransport più veloci, la presenza di un controller di memoria integrato capace di operare come un unico controller dual-channel o 2 controller single-channel separati, con supporto (nelle versioni più recenti) alle memorie DDR3; inoltre, tutte le CPU K10 venivano costruite con il processo produttivo a 45 nm che rese la CPU altamente scalare. La grandezza dell'unità di calcolo in virgola mobile era stata portata a 128 bit, permettendo alla CPU di eseguire più istruzioni SSE a 128-bit per IPC. Pur essendo altamente performante, la serie K10 include diverse caratteristiche avanzate di gestione dell'energia che permettono, tra le altre cose, di impostare la frequenza di funzionamento dei core in base al loro carico, variare la tensione delle memorie indipendentemente da quella dei core.</span><br><br>(https://s26.postimg.org/poky7016t/K10.png) (https://postimg.org/image/poky7016t/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>AMD Bobcat Family 14h</strong></span></span> :atom:<br><br>(https://s27.postimg.org/lhm1vledf/2012_aseriesfamily_logo.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>AMD Bobcat Family 14h</strong> è una microarchitettura progettata da AMD per le proprie APU e mirata al mercato a bassi consumi. Venne rivelata durante un discorso al Computex 2007 e ne venne avviata la produzione nel primo trimestre del 2011. Le CPU avevano un TDP compreso tra 1 e 18 W, con la possibilità di ridurre i consumi anche al di sotto di 1 W. I core basati su Bobcat venivano usati con GPU in delle unità di calcolo accelerato (APU) brandizzate <em>Fusion</em>. Le APU appartenenti a questa microarchitettura avevano supporto alle istruzioni AMD64, MMX, SSE, SSE2, SSE3, SSSE3 e SSE4A e possedevano un doppio decodificatore per le istruzioni x86, un'unità di calcolo a numeri interi con 2 ALU a 64 bit, un'unità di calcolo in virgola mobile con 2 code a 64-bit, un controller di memoria a canale singolo a 64 bit e cache L1 da 64 KiB, e 512 KiB - 1 MiB di L2.</span><br><br>(https://s26.postimg.org/5attblukp/Llano_Desktop.png) (https://postimg.org/image/ce1or8005/) - (https://s26.postimg.org/87lfpmps9/Llano_Mobile.png) (https://postimages.org/) <br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>AMD Bulldozer Family 15h</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/en/thumb/6/61/AMD_FX_Logo.png/120px-AMD_FX_Logo.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>AMD Bulldozer Family 15h</strong> è una microarchitettura sviluppata e prodotta da AMD per i propri processori, destinata al mercato desktop e server, rilasciata il 12 ottobre 2011 come successore della precedente K10. Bulldozer venne disegnata da zero, pertanto non è lo sviluppo di un processore precedente. Il core è specificatamente progettato per dispositivi con TDP compresi tra 10 e 125 W, con drastici miglioramenti nell'efficienza del prodotto sotto carichi di lavoro stressanti. I core Bulldozer supportano la maggior parte dei set d'istruzioni implementati nelle CPU Intel a loro contemporanei (incluse SSE4.1, SSE4.2, AES, CLMUL e AVX) assieme a degli altri nuovi proposti specificatamente da AMD: ABM, XOP, FMA4 e F16C. Stando a quanto affermato da AMD, queste CPU sono basate sul processo produttivo a 32 nm della GlobalFoundries, rimuovendo diversi elementi ridondanti che si degradavano in modo naturale nei comuni sistemi multicore, traendone vantaggio soprattutto dal punto di vista energetico. Le implementazioni di Bulldozer erano dedicate al mercato server (attraverso la microarchitettura <em>Interlagos</em> per Socket G34 a doppio chip per 16 core e <em>Valencia</em> su Socket C32 dedicato a chip singoli da 4, 6 e 8 core) e desktop (con <em>Zambezi</em> a 4, 6 e 8 core utilizzati su Socket AM3+). Bulldozer è il primo grande re-design di una CPU AMD dal 2003, quando il marchio lanciò la serie K8, e contiene 2 FPU a 128 bit compatibili con le istruzioni FMA che possono essere combinate in un'unica FPU a 256 bit con una cache L2 condivisa ogni 2 core, per cui una CPU a 16 core di questa famiglia avrebbe 8 di questi moduli, facendo vedere all'OS 2 core logici. In parole povere, questa architettura modulare consiste in diverse cache L2 multi-thread condivise e FlexFPU, che utilizzano il multithreading simultaneo, nel quale ciascun core fisico, 2 per ogni modulo, forma un solo thread, a differenza dell'Intel Hyper-Threading, dove 2 thread simultanei virtuali condividono le risorse di un singolo core fisico.</span><br><br>(https://s26.postimg.org/grkmk1eid/Zambezi.png) (http://postimg.org/image/grkmk1eid/) - (https://s26.postimg.org/i36mh3v79/image.png) (https://postimg.org/image/i36mh3v79/) - (https://s26.postimg.org/s1mzpuf91/Llano.png) (http://postimg.org/image/s1mzpuf91/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>AMD Piledriver Family 15h</strong></span></span> :atom:<br><br>(https://s27.postimg.org/akkq6trlv/A6_3650_APU_10.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>AMD Piledriver Family 15h</strong> è una microarchitettura sviluppata da AMD come successore di seconda generazione alla precedente Bulldozer. E' indirizzata al mercato desktop, mobile e server e viene impiegata nelle serie A, FX e Opteron di processori. I cambiamenti rispetto a Bulldozer sono incrementali. Piledriver usa lo stesso disegno modulare con miglioramenti alla predizione dei rami e nella pianificazione della FPU, assieme a un sistema di miglioramento dei consumi energetici. Ciò risultò in miglioramenti nelle elocità di clock dell'8-10% e un aumento delle performance attorno al 15% con caratteristiche energetiche simili. L'FX-9590 è circa del 40% più veloce del precedente FX-8150, soprattutto grazie alla frequenza di clock più alta. I primi prodotti a essere basati su Piledriver vennero presentati il 15 maggio 2012 con la serie di prodotti mobili APU, nomi in codice <strong>Trinity</strong> e <strong>Richland</strong>. Le versioni desktop di queste furono seguite a ottobre 2012 dalla serie FX basata sul nuovo core e dalle soluzioni Opteron per server a inizio dicembre 2012. Piledriver include diversi miglioramenti rispetto alla precedente microarchitettura Bulldozer, con multi-thread raggruppato, cicli di clock più alti, migliori IPC, temperature e consumi più bassi, la tecnologia Turbo Core 3.0, un controller di memoria più veloce, un gestore dell'hardware migliorato, supporto ai nuovi set d'istruzoni AVX1.1, FMA3, FMA4, F16C, BMI1 e TBM, una cache L1 e L2 più efficiente e TDP compresi tra 17 e 220 W.</span><br><br>(https://s26.postimg.org/dpg24ux85/Richland.png) (http://postimg.org/image/dpg24ux85/) - (https://s26.postimg.org/mri0yjv05/Richland.png) (http://postimg.org/image/mri0yjv05/)<br><br>(https://s26.postimg.org/6wfp8l6et/Trinity.png) (http://postimg.org/image/6wfp8l6et/) - (https://s26.postimg.org/crn4injqt/Trinity.png) (http://postimg.org/image/crn4injqt/) - (https://s26.postimg.org/dw7jd6aid/Vishera.png) (http://postimg.org/image/dw7jd6aid/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Jaguar, Puma e le APU</strong></span></span> :atom:<br><br>(https://s27.postimg.org/akkq6trlv/A6_3650_APU_10.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>AMD Jaguar Family 16h</strong> era una microarchitettura a bassi consumi progettata da AMD per l'utilizzo sulle APU destinata a succedere alla Bobcat nel 2013 e ad essere superata da Puma nel 2014. Questa microarchitettura, rispetto alla precedente, era doppiamente superscalare e veniva utilizzata su 4 linee di prodotti: <strong>Kabini</strong>, rivolta a notebook e mini PC, <strong>Temash</strong>, rivolta ai table, <strong>Kyoto</strong>, rivolta ai micro-server, e la serie G rivolta ad applicazioni embedded. Sia la PlayStation 4 che la Xbox One adottano chip basati sulla microarchitettura Jaguar, accoppiate a GPU ben più potenti rispetto a quelle vendute da AMD in accoppiata nelle Jaguar APU. I processori basati su Jaguar supportano i set d'istruzioni MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, BMI1, MOVBE, XSAVE/XSAVEOPT, ABM e AMD-V e rispetto alla precedente generazione aveva un incremento nella frequenza di clock del 10%, con un miglioramento del 15% nell'IPC, fino a 4 core con cache L2 condivisa, una nuova FPU a 128 bit, area del die più piccola, e un motore di codifica video integrato.<br><br>La <strong>Puma Family 16h</strong> è il nome in codice della seconda generazione di APU basate su Jaguar, la cui linea <strong>Beema</strong> è rivolta ai notebook a bassi consumi, a differenza dei <strong>Mullins</strong> del settore tablet. Le principali differenze rispetto a Jaguar sono un abbassamento dei consumi della CPU a 1,2 V, riduzione dei consumi della GPU del 38%, riduzione di 500 mW di potenza nel controller di memoria e 200 mW nell'interfaccia del display, con boosting relativo al fabbisogno energetico, supporto alle istruzioni ARM attraverso un processore Cortex-A5 integrato e alle memorie DDR3L-1866.</span><br><br>(https://s26.postimg.org/enwf75ak5/Kabini.png) (http://postimg.org/image/enwf75ak5/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>AMD Steamroller Family 15h</strong></span></span> :atom:<br><br>(https://s26.postimg.org/415ttcczd/amd-aseries-logo.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>AMD Steamroller Family 15h</strong> è una microarchitettura sviluppata da AMD per la propria serie di APU, per succedere alla precedente Piledriver a inizio 2014 come la microarchitettura Bulldozer di terza generazione. Le APU Steamroller avrebbero continuati a usare i precedenti moduli dual-core come i propri predecessori, cercando di ottenere livelli di parallelismo più elevati. I miglioramenti della piattaforma si focalizzano su decodificatori delle istruzioni indipendenti su ciascun core in un apposito modulo, 25% in più rispetto alla massima larghezza di invio per thread, migliore pianificazione delle istruzioni, migliore predizione dei rami, cache più grandi e intelligenti e fino al 30% di istruzioni in più, e un controller di memoria migliorato. Un altro miglioramento rispetto ai core Piledriver era la presenza di nuovi set d'istruzioni, come quelli specifici per l'HEVC. AMD stima che questi migloramenti avrebbero aumentato l'IPC fino al 30% rispetto al core Bulldozer di prima generazione mantenendo le elevate frequenze del Piledriver a consumi energetici ridotti, con un miglioramento finale single-thread del 9% e multi-thread del 18% rispetto a Piledriver. Steamroller, la microarchitettura per la CPU, e Graphics Core Next, quella per GPU, sono unite insieme nella linea APU. Nel gennaio 2014, le prime APU <strong>Kaveri</strong> basate sul processo produttivo a 28 nm vennero finalmente rilasciate, seguite da maggio 2015 a marzo 2016 dalle nuove APU basate sul core <strong>Godavari</strong>.</span><br><br>(https://s26.postimg.org/mvycs52gl/Kaveri.png) (http://postimg.org/image/mvycs52gl/) - (https://s26.postimg.org/bt6rgd6et/Kaveri.png) (http://postimg.org/image/bt6rgd6et/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>AMD Excavator Family 15h</strong></span></span> :atom:<br><br>(https://s26.postimg.org/415ttcczd/amd-aseries-logo.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font">L'<strong>AMD Excavator Family 15h</strong> è una microarchitettura sviluppata da AMD per succedere alla Steamroller per l'utilizzo nella linea APU. Il 12 ottobre 2011 AMD rivelò Excavator come il nome in codice della quarta generazione di CPU basate sul core Bulldozer. Le APU basate su Excavator per applicazioni mainstream vennero chiamate <strong>Carrizo</strong> e vennero rilasciate nel 2015, seguite da una versione senza GPU chiamata <strong>Toronto</strong> e indirizzata al mercato server e aziendale. Excavator è l'ultima revisione della famiglia Bulldozer, che sarebbe stata sostituita da 2 nuove microarchitetture l'anno successivo (Zen e K12). Questa architettura supporta nuovi set d'istruzioni come AVX2, BMI2 e RdRand, e possiede un controller di memoria capace di gestire RAM DDR3 e DDR4 e possiede librerie ad alta densità normalmente utilizzate dalla GPU per ridurre i consumi e le dimensioni del die, migliorando del 30% l'efficienza della piattaforma, con un IPC del 15% superiore rispetto a quello di Steamroller.</span><br><br>(https://s26.postimg.org/j8ilm2u9h/Carrizo.png) (http://postimg.org/image/j8ilm2u9h/) - (https://s26.postimg.org/8aurjz5it/Carrizo.png) (http://postimg.org/image/8aurjz5it/)<br><br>(https://s26.postimg.org/e8l5e4omt/Briston_Ridge.png) (http://postimg.org/image/e8l5e4omt/) - (https://s26.postimg.org/dr8u0m9it/Bristol_Ridge.png) (http://postimg.org/image/dr8u0m9it/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Zen</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/commons/thumb/c/c9/AMD_Zen_logo.png/200px-AMD_Zen_logo.png)<br><br><span style="font-family: Segoe UI;" class="bbc_font"><strong>Zen</strong> è il nome in codice di una microarchitettura sviluppata e prodotto da Amd per i propri processori, utilizzata per la prima volta nella serie di CPU Ryzen nel febbraio 2017. Il primo sistema funzionante basato su Zen venne dimostrato all'E3 2016 e venne per la prima volta presentato dettagliatamente a un evento separato dell'Intel Developer Forum 2016. Le prime CPU basate su Zen, chiamate in codice Summit Ridge, raggiunsero il mercato a inizio marzo 2017, seguite dalla serie Epyc per server a giugno 2017 e una serie di APU Ryzen Mobile nella seconda metà del 2017. Zen è stato disegnato a partire da zero ed è molto differente rispetto alla microarchitettura Bulldozer. I processori basati su Zen usano un processo produttivo FinFET a 14 nm e per questo sono più efficienti dal punto di vista energetico e sono capaci di eseguire una quantità significativamente maggiore di istruzioni per ciclo di clock. Venne introdotto l'SMT, una tecnologia che, analogamente alla Intel HT, permette a ciascun core di eseguire 2 threads. Il sistema di cache venne ridisegnato rendendo la cache L1 <em>write-back</em>. Inoltre, le CPU Zen adottano il socket AM4 che garantisce il supporto alle memorie DDR4 attraverso un disegno a SoC. La memoria e gli ingressi PCIe, SATA e USB vengono controllati da controller piazzati sullo stesso chip dei core della CPU, risparmiando energia e banda ma rendendo il die-shrink più complesso ma rendendolo adatto a soluzioni che vanno da mini PC a piattaforme high-end, come le Workstation, e i server. Stando a quanto affermato da AMD, l'obiettivo principale di Zen è quello di migliorare le performance per core attraverso una cache L1 write-back (che garantisce basse latenze e alte velocità), l'introduzione dell'SMT (simultaneous multithreading), una struttura modulare il cui blocco base è il <em>Core Complex</em> (CCX) (che consiste in 4 core e relative cache, e i quali vengono tenuti insieme dalla tecnologia <em>Infinity Fabric</em>), 4 ALUs, 2 AGU e 2 unità di calcolo in virgola mobile per core, una nuova cache più grande per le microoperazioni, clock più elevati, code di caricamento più lunghe, una migliore predizione dei rami simile a quella dell'architettura per APU Bobcat, supporto alle istruzioni SMAP, SMEP, XSAVEC/XSAVES/XRSTORS, XSAVES, CLFLUSHOPT, CLZERO, ADCX, AVX2, ADX e SHA, diverse tecnologie di risparmio energetico e il nuovo Extended Frequency Range (XFR), una caratteristica capace di overcloccare automaticamente la CPU in casi particolari andando oltre la frequenza massima prevista dal Turbo Mode. La microarchitettura Zen viene costruita su un processo produttivo FinFET a 14 nm affidato a GlobalFoundries, più efficiente rispetto ai precedenti 32 e 28 nm usati rispettivamente sulle serie FX e A. La famiglia <em>Summit Ridge</em> adotta il socket AM4 e fornisce pieno supporto alle memorie DDR4 con un TDP massimo di 95 W TDP per i modelli X e 65 W per tutti gli altri. Ciascun core Zen può decodificare 4 istruzioni per IPC e include una cache per le microoperazioni che alimenta 2 pianificatori destinati ai segmenti di calcolo con numeri interi e in virgola mobile. Ciascun core possiede 64 + 32 KiB di cache L1, seguita da una L2 da 512 KiB e una L3 (5 volte più veloce delle precedenti) da 1 o 2 MB.</span><br><br>(https://s26.postimg.org/iihwa4h4l/Ryzen.png) (https://postimg.org/image/iihwa4h4l/)<br><br>:atom: <span style="font-size: 12pt;" class="bbc_size"><span style="font-family: Segoe UI;" class="bbc_font"><strong>Zen 2</strong></span></span> :atom:<br><br>(https://upload.wikimedia.org/wikipedia/commons/thumb/c/c9/AMD_Zen_logo.png/200px-AMD_Zen_logo.png)<br><br><span style="font-family: segoe ui;" class="bbc_font"><strong>Zen 2</strong> è il nome in codice del successore della microarchitettura Zen prodotta da AMD per i propri processori e destinata ad apportare un leggero miglioramento nelle istruzioni per ciclo di clock pur non essendo un salto equivalente, per portata, a quello da Excavator a Zen. Nel maggio 2017, il CEO di AMD Lisa Su annunciò che AMD avrebbe messo a punto il processo produttivo a 7 nm di Zen 2 nel 2017 per avviare la produzione delle nuove CPU nella seconda metà del 2008.</span><br><br><span style="font-family: segoe ui;" class="bbc_font"><em> :book6: A cura di Proton (http://harvested.altervista.org/forum/index.php?action=profile;u=1) :book6:</em></span><br><br><strong><span style="font-family: segoe ui;" class="bbc_font">Enjoy :comet:</span></strong><br>(http://harvested.altervista.org/forum/Themes/Redstone/images/logo.png)<br>Per domande postate in Shoutbox ;)</div>
</dd>
<dt class="postheader">
Titolo: <strong>Re:Lista delle CPU AMD (settori Desktop e Mobile, alcuni Server)</strong><br>
Inserito da: <strong>Storm</strong> - <strong>Settembre 06, 2017, 11:30:08</strong>
</dt>
<dd class="postbody">
Tutto in regola, si va nelle raccolte!! :cool:
</dd>
</dl>
<div id="footer" class="smalltext">
<span class="smalltext" style="display: inline; visibility: visible; font-family: Verdana, Arial, sans-serif;"><a href="http://scriptedge.altervista.org/forum/index.php?action=credits" title="Simple Machines Forum" target="_blank" class="new_win">SMF 2.0.14</a> |
<a href="http://www.simplemachines.org/about/smf/license.php" title="License" target="_blank" class="new_win">SMF © 2017</a>, <a href="http://www.simplemachines.org/" title="Simple Machines" target="_blank" class="new_win">Simple Machines</a>
</span>
</div>
</body></html>