[11 gennaio 2022 - A] Esercizio 1

[matypist]

Esercizio 1 (8 punti)

Progettare un circuito sequenziale con un ingresso x e due uscite z1 e z0. L’uscita z1 deve essere uguale a 1 se gli ultimi tre bit di ingresso contengono esattamente due 1, mentre z0 deve essere 1 se gli ultimi 2 bit sono uguali. Si utilizzino FF di tipo SR per il bit di stato più significativo e FF di tipo T per i restanti bit. Non si considerino le sovrapposizioni.

Esempio

x  0101110010000011
z1 0001000000000001
z0 0000010100101001

[Elia-Belli]

[GrenzGaenger450]

il circuito mi sembra sbagliato, mancano gli s? e s00 s11.
Infatti nell'esame 2023 ci sono 7 stati e non 5

[Elia-Belli]

il circuito mi sembra sbagliato, mancano gli s? e s00 s11. Infatti nell'esame 2023 ci sono 7 stati e non 5

C'è una piccola differenza rispetto all'esame del 18/01/2023 e per accorgersene bisogna leggere attentamente le condizioni degli output e osservare gli esempi:

• In questo caso nell'esempio notiamo che non appena si ricevono 2 bit uguali l'output $z_0$ diventa 1 senza aspettare il terzo bit perchè la condizione è "se gli ultimi 2 bit sono uguali", di conseguenza gli stati $S00$ e $S11$ sono inutili perchè si sà già che, non dovendo considerare le sovrapposizioni, si tornerà in $R$.

x  0101110010000011
z1 0001000000000001
z0 0000010100101001

• Nell'esame del 18/01/2023 invece entrambe le condizioni si basavano su sequenze di 3 bit, quindi lo stato $S00$ era necessario perchè nonostante sapessimo già che $z_1$ sarebbe stato 1 bisognava aspettare il terzo bit della sequenza e controllare anche $z_0$

Allego il testo dell'esame:

Progettare un circuito sequenziale con un ingresso x due uscite z1 e z0. L’uscita z1 deve essere uguale
a 1 se gli ultimi tre bit di ingresso contengono almeno due 0, mentre z0 deve essere 1 se gli ultimi 3
bit sono uguali. Non si considerino le sovrapposizioni.

x  10100000111
z1 00010010000
z0 00000010001

[GrenzGaenger450]

quindi in $z_1$ dovrei considerare solo 2 input invece di 3?

[Elia-Belli]

quindi in $z_1$ dovrei considerare solo 2 input invece di 3?

No, è l'uscita $z_0$ a dipendere da sequenze di 2 bit, mentre $z_1$ da sequenze di 3.

[fraxb04]

@Elia-Belli
brodomo credo ci sia un errore nell'encoding di R = 111, che in teoria seguendo la logica dovrebbe essere 100.
Inoltre non mi è chiaro se l'esercizio richieda di fare anche il disegno del circuito

[Elia-Belli]

@Elia-Belli brodomo credo ci sia un errore nell'encoding di R = 111, che in teoria seguendo la logica dovrebbe essere 100. Inoltre non mi è chiaro se l'esercizio richieda di fare anche il disegno del circuito

Non è un errore, mi avanzavano le codifiche $111$, $100$, $101$ e $110$ e ne ho scelta una a caso per $R$, non sono assegnate secondo alcuna logica le codifiche.
Comunque si, l'esercizio richiederebbe il circuito ma trovate le equazioni, minimizzarle e disegnarlo è banale, volendo potete ripartire da dove ho lasciato l'esercizio ed aggiungere voi il circuito.

[fraxb04]

no, poiché se scegliessi 100 al posto di 111, verrebbero delle equazioni minimizzate in modo diverso

[Elia-Belli]

Ma è normale, se hai fatto le codifiche in modo diverso è normale che le equazioni vengano diverse, ma lo stato a cui si fa riferimento è sempre lo stesso